CDCBT1001

Name: CDCBT1001
Brand: TI
SKU: CDCBT1001
Price: 0.5 USD

활성

1.2V~1.8V 클록 버퍼 및 레벨 변환기

지금 주문

데이터 시트

document-pdfAcrobat CDCBT1001 1.2-V to 1.8-V Clock Buffer and Level Translator datasheet (영어) PDF | HTML

CDCBT1001

활성

데이터 시트

지금 주문

제품 상세 정보

Function

Level translator, Single-ended

Output frequency (max) (MHz)

Number of outputs

Output supply voltage (V)

1.8

Core supply voltage (V)

1.2

Features

1.2V to 1.8V Clock Buffer and Level Translator

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVCMOS

Input type

LVCMOS

Function

Level translator, Single-ended

Output frequency (max) (MHz)

Number of outputs

Output supply voltage (V)

1.8

Core supply voltage (V)

1.2

Features

1.2V to 1.8V Clock Buffer and Level Translator

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVCMOS

Input type

LVCMOS

X2SON (DPW)

0.64 mm² 0.8 x 0.8

Clock frequency range: DC to 24 MHz
1.2-V to 1.8-V LVCMOS clock level translation:
- VDD_IN = 1.2 V ± 10%
- VDD_OUT = 1.8 V ± 10%
Low additive jitter and phase noise:
- 0.8-ps maximum 12-kHz to 5-MHz additive RMS jitter (f_out = 24 MHz)
- –120-dBc/Hz maximum phase noise at 1-kHz offset (f_out = 24 MHz)
- –148-dBc/Hz maximum phase noise floor (f_out = 24 MHz, f_offset ≥ 1 MHz)
5-ns 20% to 80% rise/fall time
10-ns propagation delay
Low current consumption
–40°C to 85°C operating temperature range

Clock frequency range: DC to 24 MHz
1.2-V to 1.8-V LVCMOS clock level translation:
- VDD_IN = 1.2 V ± 10%
- VDD_OUT = 1.8 V ± 10%
Low additive jitter and phase noise:
- 0.8-ps maximum 12-kHz to 5-MHz additive RMS jitter (f_out = 24 MHz)
- –120-dBc/Hz maximum phase noise at 1-kHz offset (f_out = 24 MHz)
- –148-dBc/Hz maximum phase noise floor (f_out = 24 MHz, f_offset ≥ 1 MHz)
5-ns 20% to 80% rise/fall time
10-ns propagation delay
Low current consumption
–40°C to 85°C operating temperature range

The CDCBT1001 is a 1.2-V to 1.8-V clock buffer and level translator. The VDD_IN pin supply voltage defines the input LVCMOS clock level. The VDD_OUT pin supply voltage defines the output LVCMOS clock level. VDD_IN = 1.2 V ± 10%. VDD_OUT = 1.8 V ± 10%

The 12-kHz to 5-MHz additive RMS jitter at 24 MHz is less than 0.8 ps.

filter

기타 클록 버퍼 찾기

다운로드 스크립트와 함께 비디오 보기 동영상

기술 자료

star

=TI에서 선정한 이 제품의 인기 문서

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.

4개 모두 보기

	유형	직함		날짜
*	Data sheet	CDCBT1001 1.2-V to 1.8-V Clock Buffer and Level Translator datasheet	PDF \| HTML	2022/05/20
	White paper	Understanding Functional Safety FIT Base Failure Rate Estimates per IEC 62380 and SN 29500 (Rev. A)	PDF \| HTML	2024/04/30
	EVM User's guide	CDCBT1001EVM Evaluation Instructions	PDF \| HTML	2022/05/16
	Certificate	CDCBT1001EVM EU RoHS Declaration of Conformity (DoC)		2022/03/25

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

시뮬레이션 모델

CDCBT1001 IBIS model

SCEM796.ZIP (13 KB) - IBIS Model

다운로드

시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)

요청