SN65LVEP11

Name: SN65LVEP11
Brand: TI
SKU: SN65LVEP11
Price: 2.218 USD

활성

PECL/ECL 1:2 팬아웃 버퍼

지금 주문

데이터 시트

document-pdfAcrobat 2.5V/3.3V PECL/ECL 1:2 Fanout Buffer datasheet (Rev. A) (영어)

SN65LVEP11

활성

데이터 시트

지금 주문

제품 상세 정보

Function

Translator

Protocols

ECL, PECL

Number of transmitters

Number of receivers

Supply voltage (V)

2.5, 3.3, 3.8

Signaling rate (MBits)

6000

Input signal

ECL, PECL

Output signal

ECL, PECL

Rating

Catalog

Operating temperature range (°C)

-40 to 85

Function

Translator

Protocols

ECL, PECL

Number of transmitters

Number of receivers

Supply voltage (V)

2.5, 3.3, 3.8

Signaling rate (MBits)

6000

Input signal

ECL, PECL

Output signal

ECL, PECL

Rating

Catalog

Operating temperature range (°C)

-40 to 85

SOIC (D)

29.4 mm² 4.9 x 6

VSSOP (DGK)

14.7 mm² 3 x 4.9

1:2 PECL/ECL Fanout Buffer
Operating Range
- PECL: V_CC = 2.375 V to 3.8V With V_EE = 0 V
- NECL: V_CC = 0 V With V_EE = -2.375V to
  -3.8 V
Open Input Default State
Support for Clock Frequencies > 3.0 GHz
240 ps Typical Propagation Delay
Deterministic Output Value for Open Input Conditions
Q Output Will Default Low When Input Open or at V_EE
Built-in Temperature Compensation
Drop in Compatible to MC10LVEP11, MC100LVEP11
LVDS Input Compatible

1:2 PECL/ECL Fanout Buffer
Operating Range
- PECL: V_CC = 2.375 V to 3.8V With V_EE = 0 V
- NECL: V_CC = 0 V With V_EE = -2.375V to
  -3.8 V
Open Input Default State
Support for Clock Frequencies > 3.0 GHz
240 ps Typical Propagation Delay
Deterministic Output Value for Open Input Conditions
Q Output Will Default Low When Input Open or at V_EE
Built-in Temperature Compensation
Drop in Compatible to MC10LVEP11, MC100LVEP11
LVDS Input Compatible

The SN65LVEP11 is a differential 1:2 PECL/ECL fanout buffer. The device includes circuitry to maintain known logic levels when the inputs are in an open condition. Single-ended clock input operation is limited to V_CC ≥ 3 V in PECL mode, or V_EE ≤ 3 V in NECL mode. The device is housed in an industry-standard SOIC-8 package and is also available in TSSOP-8 package option.

filter

기타 LVDS, M-LVDS 및 PECL 찾기

다운로드 스크립트와 함께 비디오 보기 동영상

기술 자료

star

=TI에서 선정한 이 제품의 인기 문서

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.

1개 모두 보기

	유형	직함		날짜
*	Data sheet	2.5V/3.3V PECL/ECL 1:2 Fanout Buffer datasheet (Rev. A)		2008/12/08

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

시뮬레이션 모델

SN65LVEP11 IBIS Model Version 1.3 (Rev. A)

SLLM046A.ZIP (32 KB) - IBIS Model

다운로드

시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)

요청

시뮬레이션 툴

TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)

사용 설명서: PDF

View Options