SN74AUP2G07

활성

오픈 드레인 출력을 지원하는 2채널, 0.8V~3.6V 저전력 버퍼

제품 상세 정보

Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 2 IOL (max) (mA) 4 Supply current (max) (µA) 0.9 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 2 IOL (max) (mA) 4 Supply current (max) (µA) 0.9 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
DSBGA (YFP) 6 1.4000000000000001 mm² 1 x 1.4000000000000001 SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DSF) 6 1 mm² 1 x 1
  • Low static-power consumption (ICC = 0.9 µA maximum)
  • Low dynamic-power consumption (Cpd = 1 pF typical at 3.3 V)
  • Low input capacitance (Ci = 1.5 pF typical)
  • Low noise – overshoot and undershoot <10% of VCC
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Input hysteresis allows slow input transition and better switching noise immunity at the input (Vhys = 250 mV typical at 3.3 V)
  • Wide operating VCC range of 0.8 V to 3.6 V
  • Optimized for 3.3 V operation
  • 3.6-V I/O tolerant to support mixed-mode signal operation
  • tpd = 3.3 ns maximum at 3.3 V
  • Suitable for point-to-point applications
  • Latch-up performance exceeds 100 mA per JESD 78, Class II
  • ESD performance tested per JESD 22
    • 4500-V human-body model
    • 1500-V charged-device model
  • Low static-power consumption (ICC = 0.9 µA maximum)
  • Low dynamic-power consumption (Cpd = 1 pF typical at 3.3 V)
  • Low input capacitance (Ci = 1.5 pF typical)
  • Low noise – overshoot and undershoot <10% of VCC
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Input hysteresis allows slow input transition and better switching noise immunity at the input (Vhys = 250 mV typical at 3.3 V)
  • Wide operating VCC range of 0.8 V to 3.6 V
  • Optimized for 3.3 V operation
  • 3.6-V I/O tolerant to support mixed-mode signal operation
  • tpd = 3.3 ns maximum at 3.3 V
  • Suitable for point-to-point applications
  • Latch-up performance exceeds 100 mA per JESD 78, Class II
  • ESD performance tested per JESD 22
    • 4500-V human-body model
    • 1500-V charged-device model

The SN74AUP2G07 device is a dual buffer gate with open drain output that operates from 0.8 V to 3.6 V.

The SN74AUP2G07 device is a dual buffer gate with open drain output that operates from 0.8 V to 3.6 V.

다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
SN74LVC2G07 활성 오픈 드레인 출력을 지원하는 2채널, 1.65V~5.5V 버퍼 Larger voltage range (1.65V to 5.5V), higher drive average drive strength (24mA)

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
6개 모두 보기
유형 직함 날짜
* Data sheet SN74AUP2G07 Low-Power Dual Buffer/Driver With Open-Drain Outputs datasheet (Rev. E) PDF | HTML 2021/10/04
Application brief Understanding Schmitt Triggers (Rev. A) PDF | HTML 2019/05/22
Selection guide Little Logic Guide 2018 (Rev. G) 2018/07/06
Selection guide Logic Guide (Rev. AB) 2017/06/12
Application note How to Select Little Logic (Rev. A) 2016/07/26
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004/07/08

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

5-8-LOGIC-EVM — 5핀~8핀 DCK, DCT, DCU, DRL 및 DBV 패키지용 일반 논리 평가 모듈

5~8핀 수의 DCK, DCT, DCU, DRL 또는 DBV 패키지가 있는 모든 디바이스를 지원하도록 설계된 유연한 EVM.
사용 설명서: PDF
TI.com에서 구매 불가
시뮬레이션 모델

SN74AUP2G07 Behavioral SPICE Model

SCEM677.ZIP (7 KB) - PSpice Model
시뮬레이션 모델

SN74AUP2G07 PSpice Model

SCEM577.ZIP (50 KB) - PSpice Model
패키지 CAD 기호, 풋프린트 및 3D 모델
DSBGA (YFP) 6 Ultra Librarian
SOT-SC70 (DCK) 6 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상