SN74LVC1G32

활성

1채널, 2입력 1.65V~5.5V 32mA 드라이브 강도 OR 게이트

제품 상세 정보

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 5 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DPW) 5 0.64 mm² 0.8 x 0.8 X2SON (DSF) 6 1 mm² 1 x 1
  • Available in the Ultra-Small 0.64 mm2
    Package (DPW) with 0.5-mm Pitch
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5-V
  • Supports Down Translation to VCC
  • Max tpd of 3.6 ns at 3.3-V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3-V
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Available in the Ultra-Small 0.64 mm2
    Package (DPW) with 0.5-mm Pitch
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5-V
  • Supports Down Translation to VCC
  • Max tpd of 3.6 ns at 3.3-V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3-V
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This single 2-input positive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G32 device performs the Boolean function Y = A + B or Y = A\ + B\ in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.

The SN74LVC1G32 device is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 × 0.8 mm.

This single 2-input positive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G32 device performs the Boolean function Y = A + B or Y = A\ + B\ in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.

The SN74LVC1G32 device is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 × 0.8 mm.

다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치보다 업그레이드된 기능을 지원하는 드롭인 대체품
SN74LVC1G32-Q1 활성 오토모티브, 1채널 2입력 1.65V~5.5V 32mA 드라이브 강도 OR 게이트 Voltage range 1.65V to 5.5V, average propagation delay 5.5ns, average drive strength 24mA
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
SN74AUP1G32 활성 단일, 2입력, 0.8V~3.6V 저전력(< 1uA) OR 게이트 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
29개 모두 보기
유형 직함 날짜
* Data sheet SN74LVC1G32 Single 2-Input Positive-OR Gate datasheet (Rev. V) PDF | HTML 2016/03/22
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021/07/26
Application brief User Fewer Inputs to Monitor Error Signals PDF | HTML 2021/07/16
Selection guide Little Logic Guide 2018 (Rev. G) 2018/07/06
Application note Designing and Manufacturing with TI's X2SON Packages 2017/08/23
Selection guide Logic Guide (Rev. AB) 2017/06/12
Application note How to Select Little Logic (Rev. A) 2016/07/26
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015/12/02
User guide LOGIC Pocket Data Book (Rev. B) 2007/01/16
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004/11/04
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004/07/08
Application note Selecting the Right Level Translation Solution (Rev. A) 2004/06/22
User guide Signal Switch Data Book (Rev. A) 2003/11/14
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003/11/06
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002/12/18
Application note Texas Instruments Little Logic Application Report 2002/11/01
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002/08/29
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002/06/13
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002/05/22
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002/05/10
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002/03/27
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997/12/01
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997/08/01
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997/06/01
Application note LVC Characterization Information 1996/12/01
Application note Input and Output Characteristics of Digital Integrated Circuits 1996/10/01
Application note Live Insertion 1996/10/01
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996/09/01
Application note Understanding Advanced Bus-Interface Products Design Guide 1996/05/01

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

5-8-LOGIC-EVM — 5핀~8핀 DCK, DCT, DCU, DRL 및 DBV 패키지용 일반 논리 평가 모듈

5~8핀 수의 DCK, DCT, DCU, DRL 또는 DBV 패키지가 있는 모든 디바이스를 지원하도록 설계된 유연한 EVM.
사용 설명서: PDF
TI.com에서 구매 불가
시뮬레이션 모델

HSPICE Model for SN74LVC1G32

SCEJ254.ZIP (87 KB) - HSpice Model
시뮬레이션 모델

SN74LVC1G32 Behavioral SPICE Model

SCEM632.ZIP (7 KB) - PSpice Model
시뮬레이션 모델

SN74LVC1G32 IBIS Model (Rev. C)

SCEM168C.ZIP (43 KB) - IBIS Model
레퍼런스 디자인

TIDA-010065 — 고효율, 저방출, 절연 DC/DC 컨버터 기반 아날로그 입력 모듈 레퍼런스 설계

이 레퍼런스 디자인은 절연 증폭기를 위한 절연 전원 공급 장치를 생성하고 절연 전압 및 전류를 측정하는 간소화된 아키텍처입니다. 구성 가능한 5V 또는 5.4V 출력(LDO(저드롭아웃 조정기)를 위한 헤드룸)을 지원하고 5V 입력에서 작동하는 강화 절연을 적용한 완전 일체형 DC/DC 컨버터. 채널 절연 입력부로 구성된 ±50mV 입력 범위 절연 증폭기로 인터페이스되는 션트가 전류를 측정합니다. 그룹 절연 입력부로 구성된 ±250mV 또는 ±12V 입력 범위 절연 증폭기로 인터페이스되는 전위 분배기가 전압을 측정합니다. 절연 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00366 — 전류, 전압 및 온도 보호 기능을 갖춘 강화 절연 3상 인버터용 레퍼런스 설계

This reference design provides a three-phase inverter rated up to 10 kW designed using the reinforced isolated gate driver UCC21530, reinforced isolated amplifiers AMC1301 and AMC1311 and MCU TMS320F28027. Lower system cost is achieved by using the AMC1301 to measure motor current interfaced with (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-010025 — 옵토 에뮬레이트 입력 게이트 드라이버를 갖춘 200~480 VAC 드라이브를 위한 3상 인버터 게이트 레퍼런스 설계

This reference design realizes a reinforced isolated three-phase inverter subsystem using isolated IGBT gate drivers and isolated current/voltage sensors. The UCC23513 gate driver used has a 6-pin wide body package with optical LED emulated inputs which enables its use as pin-to-pin replacement to (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDEP0054 — 변전소 자동화를 위한 병렬 중복 프로토콜(PRP) 이더넷 레퍼런스 설계

이 레퍼런스 설계는 스마트 그리드 전송 및 배전 네트워크의 변전소 자동화 장비에 안정성이 높고 지연 시간이 낮은 네트워크 통신을 위한 레퍼런스 설계입니다. PRU-ICSS를 사용해 IEC 62439 표준의 PRP(병렬 중복 프로토콜) 사양을 지원합니다. 이 레퍼런스 설계는 FPGA 접근 방식에 대한 저렴한 대안이며, 추가 부품 없이 IEC 61850 지원과 같은 기능을 추가할 수 있는 유연성과 성능을 제공합니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDM-TM4C129CAMERA — ARM® Cortex®-M 마이크로컨트롤러(MCU)용 카메라 레퍼런스 디자인

This design implements a network camera with a QVGA display panel and an embedded web server for remote monitoring.  With a memory footrpint of 250KB for the web server, there is ample memory available on the TM4C129x microcontroller for additional customizations.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDEP0043 — Acontis EtherCAT 마스터 스택 레퍼런스 디자인

The acontis EC-Master EtherCAT Master stack is a highly portable software stack that can be used on various embedded platforms. The EC-Master supports the high performance TI Sitara MPUs,  it provides a sophisticated EtherCAT Master solution which customers can use to implement EtherCAT (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01165 — IR 필터 아날로그 컨트롤러 레퍼런스 디자인

Reference design TIDA-01165 is an analog controller for IR Filters.  This design highlights the DRV8837C motor driver used to open and close an Infrared Filter when the module is exposed to high intensity sunlight.  The simplified layout is suited to cost-conscious applications while (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDEP0036 — 효율적인 OPUS 코덱 솔루션 구현을 위해 TMS320C6657을 사용한 레퍼런스 설계

The TIDEP0036 reference design provides an example of the ease of running TI optimized Opus encoder/decoder on the TMS320C6657 device. Since Opus supports a a wide range of bit rates, frame sizes and sampling rates, all with low delay, it has applicability for voice communications, networked audio (...)
Design guide: PDF
회로도: PDF
패키지 CAD 기호, 풋프린트 및 3D 모델
DSBGA (YZP) 5 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상