TPD4E6B06
- IEC 61000-4-2 Level 4
- ±15-kV Contact Discharge
- ±15-kV Air Gap Discharge
- IEC 61000-4-5 (Surge): 3 A (8/20 µs)
- IO Capacitance: 4.8 pF (Typical)
- RDYN: 0.75 Ω (Typical)
- DC Breakdown Voltage: ±6 V (Minimum)
- Ultra Low Leakage Current: 100 nA (Maximum)
- Clamping Voltage: 10 V (Maximum at IPP = 1 A)
- Industrial Temperature Range: –40°C to +125°C
- Space Saving DPW Package (0.8 mm × 0.8 mm)
The TPD4E6B06 is a four channel electrostatic discharge (ESD) protection device in an ultra small DPW package. It is the industry’s smallest 4-channel transient voltage suppressor (TVS) diode with a 0.48-mm pitch. This larger pitch helps save on printed-circuit board (PCB) manufacturing costs. The device provides IEC61000-4-2 compliance up to 15-kV contact discharge. It has an ESD clamp circuit with back-to-back diodes for bipolar-bidirectional signal support. The 4.8-pF (typical) line capacitance is suitable for a wide range of applications supporting data rates up to 700 MHz.
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 7 | 類型 | 標題 | 日期 | ||
|---|---|---|---|---|
| * | Data sheet | TPD4E6B06 4-Channel Bidirectional Low Capacitance ESD Protection Device With 15-kV Contact and Ultra-Low Clamping Voltage datasheet (Rev. C) | PDF | HTML | 2017年 2月 23日 |
| User guide | Reading and Understanding an ESD Protection Data Sheet (Rev. A) | PDF | HTML | 2023年 9月 19日 | |
| Application note | ESD Packaging and Layout Guide (Rev. B) | PDF | HTML | 2022年 8月 18日 | |
| Application note | ESD Protection Layout Guide (Rev. A) | PDF | HTML | 2022年 4月 7日 | |
| User guide | Generic ESD Evaluation Module User's Guide (Rev. A) | PDF | HTML | 2021年 9月 27日 | |
| White paper | Designing USB for short-to-battery tolerance in automotive environments | 2016年 2月 10日 | ||
| Analog Design Journal | Design Considerations for System-Level ESD Circuit Protection | 2012年 9月 25日 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
ESDEVM — ESD 評估模組
靜電敏感裝置 (ESD) 評估模組 (EVM) 是我們大多數 ESD 產品組合的開發平台。此電路板配備所有傳統 ESD 元件封裝，可測試任意數量的裝置。裝置可以焊接到其相應的元件封裝上，然後進行測試。對於一般高速 ESD 二極體，會實作阻抗控制的配置以取得 S 參數並取消內嵌電路板軌跡。對於非高速 ESD 二極體，其元件封裝會包含連接至測試點的軌跡，讓您輕鬆執行 DC 測試，例如崩潰電壓、保持電壓、洩漏等。電路板配置也可以透過將訊號針腳短路到訊號所在的任何地方，讓任何裝置針腳都能輕鬆地連接到電源 (VCC) 或接地。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| X2SON (DPW) | 4 | Ultra Librarian |
訂購與品質
內含資訊：
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
內含資訊：
- 晶圓廠位置
- 組裝地點
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。