TIDA-00353

JESD204B シリアル・リンクのイコライゼーション最適化

TIDA-00353

設計ファイル

概要

データ・コンバータ用の JESD204B 高速シリアル・インターフェイスで生じるチャネル損失を補正する効果的な方法は、イコライゼーション技法を採用することです。このリファレンス・デザインは、デュアル 16 ビット、370 MSPS の A/D コンバータ(ADC)である ADC16DX370 を採用しており、この製品はディエンファシス・イコライゼーションを活用して、送信用の 7.4Gbps シリアル・データを準備します。ユーザーは構成により、出力ドライバのディエンファシスの設定(DEM)と出力電圧スイング設定’(VOD)を最適化し、チャネルの特性を逆にマッチングさせることができます。実験の結果、長さ 20 インチ(50.8cm)の FR-4 材質を経由してフル・データ・レートを伝送する場合に、クリーンなデータ・アイ・パターンを受信できることが確認されています。

特長
  • 低コストの PCB 材質を使用して高性能の JESD204B シリアル・リンクを実現
  • 損失の大きいチャネルとイコライゼーション技法に伴う制限を理解して、この制限を克服
  • 公式ベースのアプローチを採用して、ADC16DX370 のイコライゼーション機能を最適化
  • このリファレンス・デザインはテスト済みで、評価モジュール、構成用ソフトウェア、およびユーザーズ・ガイドが付属
??image.gallery.download_ja_JP?? 字幕付きのビデオを表示 ビデオ

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDU551.PDF (1256 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

TIDRBP1.PDF (309 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRBP2.PDF (82 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRBP3.ZIP (2524 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRBP4.ZIP (2545 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRBP7.ZIP (1430 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDRBP8.ZIP (182 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDC748.ZIP (706 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRBP5.PDF (1014 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

TIDRBP6.ZIP (1259 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

製品

設計や代替製品候補に TI 製品を含めます。

高速 ADC(≧10 MSPS)

ADC16DX370デュアル・チャネル、16 ビット、370MSPS AD コンバータ(ADC)

データシート: PDF | HTML
RF VGA

LMH6521高性能、2 回路、DVGA

データシート: PDF | HTML
クロック ジッタ クリーナ

LMK048282370 ~ 2630MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ。

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

LP3878-ADJイネーブル搭載、800mA、16V、調整可能な低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
方向制御型電圧レベル・シフタ

SN74AVC4T774構成可能な電圧レベル シフト機能搭載、3 ステート出力、4 ビット、デュアル電源電圧バス トランシーバ

データシート: PDF | HTML

開発を始める

ハードウェア

評価ボード

ADC16DX370EVM — ADC16DX370 評価モジュール

The ADC16DX370EVM is an evaluation module used for evaluation of the ADC16DX370.  The ADC16DX370 is a low power, 16-bit, 370-MSPS analog to digital converter (ADC) with a buffered analog input, and outputs featuring a JESD204B interface operating at up to 7.4Gb/s. The EVM has (...)

ユーザー・ガイド: PDF
ログインして購入
In stock / Out of stock
制限: 設計評価を目的としたサンプルご購入のために、この制限を設けております。より多くの在庫が利用可能になった時点で、この制限はなくなります。
TI.com で取り扱いなし

ソフトウェア

評価基板 (EVM) 向けの GUI

SLAC657 ADC16DX370EVM Configuration GUI Installer

サポートされている製品とハードウェア

サポートされている製品とハードウェア

ハードウェア開発
評価ボード
ADC16DX370EVM ADC16DX370 評価モジュール

技術資料

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 1
種類 タイトル 英語版のダウンロード 日付
設計ガイド Equalization Optimization of the ADC16DX370 JESD204B Serial Link Design Guide 2014年 10月 23日

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ