TIDEP0079

Sitara AM57x Gb イーサネットと PRU-ICSS 上で TTS(タイム・トリガ送信)を実行する EtherCAT® のリファレンス・デザイン

TIDEP0079

設計ファイル

概要

TIDEP0079 は、acontis 社の EC-Master スタックを使用して、Sitara™ AM572x プロセッサで動作する EtherCAT® マスター・インターフェイスのためのリファレンス・デザインです。この EtherCAT マスター・ソリューションは、EtherCAT ベースの PLC やモーション制御アプリケーションに使用できます。EtherCAT マスターは、AM572x プロセッサのイーサネット・スイッチと PRU-ICSS イーサネット・ポートの両方でプロファイル作成が可能で、デバイスの 2 個のスイッチ・ポートまたは 4 個の PRU-ICSS イーサネット・ポートのいずれも使用できます。EtherCAT マスターは、スイッチと PRU-ICSS イーサネット・ポートの両方で、100μs 未満のサイクル時間で実装可能です。PRU-ICSS で TTS(Time-triggered send、時間でトリガする送信)を 有効にすると、ジッタの低減、サイクル時間の短縮、また分散クロック供給を使用していない場合は待ち時間の低減を実現できます。

特長
  • 設計のフレキシビリティ向上のため、イーサネット・スイッチ(CPSW)と PRU-ICSS イーサネット・ポートの両方で EtherCAT マスターを実装する複数のサンプル
  • PRU-ICSS で TTS を有効にした EtherCAT マスター
  • 移植性の高い acontis 社の EC-Master スタック
  • イーサネット・スイッチと PRU-ICSS イーサネット・ポートの両方で、サイクルの CPU 消費時間を 30μs 未満に低減可能
  • ETG.1500 仕様の EtherCAT class A または class B のマスター・スタック
  • このリファレンス・デザインは TMDXIDK5728 ボードを使用してテスト済みで、技術資料、ソフトウェア、デモ・アプリケーション、ハードウェア設計ファイルが付属
??image.gallery.download_ja_JP?? 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDUBZ1B.PDF (2490 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

TIDRLH4.ZIP (1453 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRLH5.ZIP (31 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRLH6.ZIP (606 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRLH7A.PDF (6325 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDRLH7.ZIP (19060 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCC42A.ZIP (1495 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDCC42.ZIP (10113 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

製品

設計や代替製品候補に TI 製品を含めます。

Arm ベースのプロセッサ

AM5716Sitara プロセッサ: Arm Cortex-A15 と DSP

データシート: PDF | HTML
Arm ベースのプロセッサ

AM5718Sitara プロセッサ: Arm Cortex-A15 と DSP、マルチメディア

データシート: PDF | HTML
Arm ベースのプロセッサ

AM5726Sitara プロセッサ:デュアル Arm Cortex-A15 とデュアル DSP

データシート: PDF | HTML
Arm ベースのプロセッサ

AM5728Sitara プロセッサ:デュアル Arm Cortex-A15 とデュアル DSP、マルチメディア

データシート: PDF | HTML
RS-485 と RS-422 の各トランシーバ

SN65HVD78IEC ESD 対応、50Mbps、3.3V、半二重 RS-485

データシート: PDF | HTML
イーサネット PHY

TLK105L産業用温度範囲、シングル ポート、10/100Mbps イーサネット物理層

データシート: PDF | HTML
クロック・ジェネレータ

CDCE9132.5V または 3.3V LVCMOS 出力、プログラマブル、1 個の PLL VCXO クロック・シンセサイザ

データシート: PDF | HTML
マルチチャネル IC (PMIC)

TPS659037ARM Cortex A15 プロセッサ向け、パワー・マネージメント IC (PMIC)

データシート: PDF | HTML
非反転バッファとドライバ

SN74LVC1G07オープン ドレイン出力、シングル、1.65V ~ 5.5V バッファ

データシート: PDF | HTML

技術資料

star
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
種類 タイトル 英語版のダウンロード 日付
* 設計ガイド TIDEP0079 Design Guide (Rev. B) 2016年 10月 26日
技術記事 Rise of the industrial robots. Overcoming the challenges of safe robot-human-inter PDF | HTML 2016年 11月 8日

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ