DATA SHEET
CDx4HC73 CD74HCT73 リセットを備えたネガティブ・エッジ・トリガ型デュアル J-K フリップ・フロップ
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1 特長
- クロック入力にヒステリシスを備えることで、ノイズ耐性を向上させ、立ち上がり / 立ち下がり時間が大きい入力にも対応
- 非同期リセット
- 相補出力
- バッファ付き入力
- fMAX = 60MHz (標準値、VCC = 5V、
CL = 15pF、TA = 25℃) - ファンアウト (全温度範囲にわたって)
- 標準出力：10 個の LSTTL 負荷
- バス・ドライバ出力：15 個の LSTTL 負荷
- 広い動作温度範囲：-55℃～125℃
- 平衡な伝搬遅延と遷移時間
- LSTTL ロジック IC に比べて消費電力を大幅削減
- HC タイプ
- 2V～6V で動作
- 優れたノイズ耐性：VCC に対して NIL = 30%、NIH = 30% (VCC = 5V 時)
- HCT タイプ
- 4.5V～5.5V で動作
- LSTTL 入力ロジックと直接互換、
VIL = 0.8V (最大値)、VIH = 2V (最小値) - CMOS 入力互換、VOL、VOH で II ≦ 1µA
2 概要
’HC73 および CD74HCT73 は、LSTTL 製品に匹敵する動作速度を達成するためにシリコン・ゲート CMOS 技術を採用しています。これらのデバイスは、標準 CMOS IC の低消費電力と、10 個の LSTTL 負荷に耐える駆動能力とを合わせ持っています。
パッケージ情報
| 部品番号 | パッケージ (1) | 本体サイズ (公称) |
|---|---|---|
| CD74HC73M | SOIC (14) | 8.65mm × 3.90mm |
| CD74HCT73M | SOIC (14) | 8.65mm × 3.90mm |
| CD74HC73E | PDIP (14) | 19.31mm × 6.35mm |
| CD74HCT73E | PDIP (14) | 19.31mm × 6.35mm |
| CD54HC73F | CDIP (14) | 19.55mm × 6.71mm |
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
機能ブロック図4 Pin Configuration and Functions
J, N, or D package14-Pin CDIP, PDIP, or SOIC
Top View
