• Menu
  • Product
  • Email
  • PDF
  • Order now

  • CDCE(L)949：柔軟な低消費電力 LVCMOS クロック ジェネレータSSC サポートによる EMI 削減機能搭載

    • JAJS245G August   2007  – January 2024 CDCE949 , CDCEL949

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • CDCE(L)949：柔軟な低消費電力 LVCMOS クロック ジェネレータSSC サポートによる EMI 削減機能搭載
  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 EEPROM Specification
    7. 5.7 Timing Requirements: CLK_IN
    8. 5.8 Timing Requirements: SDA/SCL
    9. 5.9 Typical Characteristics
  7. 6 Parameter Measurement Information
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Control Terminal Setting
      2. 7.3.2 Default Device Setting
      3. 7.3.3 SDA/SCL Serial Interface
      4. 7.3.4 Data Protocol
    4. 7.4 Device Functional Modes
      1. 7.4.1 SDA/SCL Hardware Interface
    5. 7.5 Programming
  9. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Spread Spectrum Clock (SSC)
        2. 8.2.2.2 PLL Frequency Planning
        3. 8.2.2.3 Crystal Oscillator Start-Up
        4. 8.2.2.4 Frequency Adjustment With Crystal Oscillator Pulling
        5. 8.2.2.5 Unused Inputs and Outputs
        6. 8.2.2.6 Switching Between XO and VCXO Mode
      3. 8.2.3 Application Curves
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Example
  10. 9 Register Maps
    1. 9.1 SDA/SCL Configuration Registers
  11. 10Device and Documentation Support
    1. 10.1 Device Support
      1. 10.1.1 Development Support
    2. 10.2 Related Documentation
    3. 10.3 Related Links
    4. 10.4 ドキュメントの更新通知を受け取る方法
    5. 10.5 サポート・リソース
    6. 10.6 Trademarks
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11Revision History
  13. 12Mechanical, Packaging, and Orderable Information
  14. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • PW|24
    • MPDS363A
サーマルパッド・メカニカル・データ
発注情報
  • jajs245g_oa
  • jajs245g_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

CDCE(L)949：柔軟な低消費電力 LVCMOS クロック ジェネレータ
SSC サポートによる EMI 削減機能搭載

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • プログラマブル クロック ジェネレータ ファミリ製品
    • CDCEx913：1 PLL、3 出力
    • CDCEx925：2 PLL、5 出力
    • CDCEx937：3 PLL、7 出力
    • CDCEx949：4 PLL、9 出力
  • システム内プログラミングおよび EEPROM
    • シリアル プログラム可能な揮発性レジスタ
    • 不揮発性 EEPROM に顧客設定を保存
  • 柔軟な入力クロック設定の概念
    • 外部水晶振動子：8MHz～32MHz
    • オンチップ VCXO プル範囲：±150ppm
    • シングルエンドのLVCMOS：最高 160MHz
  • 出力周波数を最高 230MHz まで自由に選択可能
  • 低ノイズの PLL コア
    • PLL ループ フィルタ コンポーネントを内蔵
    • Low 期間ジッタ：60ps (標準値)
  • 独立した出力供給ピン
    • CDCE949：3.3V および 2.5V
    • CDCEL949：1.8V
  • 柔軟なクロック ドライバ
    • 3 つのユーザー定義可能な制御入力 [S0/S1/S2] (例：SSC の選択、周波数スイッチング、出力イネーブル、またはパワー ダウン)
    • ビデオ、オーディオ、USB、IEEE1394、RFID、Bluetooth®、WLAN、Ethernet™、GPS
    • TI-DaVinci™、OMAP™、DSP を使用して一般的なクロック周波数を生成
    • SSC 変調をプログラム可能
    • 0ppm クロック生成が可能
  • 1.8V デバイス コア電源
  • 幅広い温度範囲：-40℃～85℃
  • TSSOP パッケージ
  • 開発およびプログラミング キットにより PLL の設計とプログラムが簡単 (テキサス・インスツルメンツの Pro-Clock™)

2 アプリケーション

  • D-TV
  • STB
  • IP-STB
  • DVD プレーヤ
  • DVD レコーダ
  • プリンタ

3 概要

CDCE949およびCDCEL949は、モジュラーPLLベースの低コストで高性能なプログラマブル クロック シンセサイザ、マルチプライヤ、およびディバイダです。これらのデバイスは、単一の入力周波数から最大 9 個の出力クロックを生成します。それぞれの出力は、最大4つの個別に設定可能なPLLを使用し、システム内で最高230MHzまで、どのような周波数にでもプログラムできます。

CDCEx949 には独立した出力電源ピン (VDDOUT) があります。CDCEL949 では 1.8V、CDCE949 では 2.5V～3.3V です。

入力には外付けの水晶振動子、またはLVCMOSクロック信号を接続できます。外付けの水晶振動子を使用する場合、ほとんどのアプリケーションではオンチップの負荷コンデンサだけで十分です。負荷コンデンサの値は、0～20pF の範囲でプログラム可能です。さらに、オンチップのVCXOを選択でき、出力周波数と外部の制御信号、すなわちPWM信号とを同期できます。

大きな M/N 分周比により、オーディオまたはビデオ、ネットワーク (WLAN、BlueTooth™、イーサネット、GPS)、またはインターフェイス (USB、IEEE1394、メモリスティック) の 0ppm のクロックを、たとえば 27MHz の基準入力周波数から生成できます。

すべてのPLLはSCC (拡散スペクトラム クロッキング)をサポートします。センタースプレッドおよびダウンスプレッド クロッキングのSSCを使用できます。これは、電磁気的干渉(EMI)を低減するための一般的な技法です。

PLL周波数と分周値の設定に基づいて内部のループ フィルタ コンポーネントを自動的に調整することにより、高い安定性を実現し、各PLLのジッタ伝達特性を最適化します。

パッケージ情報
部品番号パッケージ(1)パッケージ サイズ(2)
CDCE949
CDCEL949		PW (TSSOP、24)7.8mm × 6.4mm
(1) 供給されているすべてのパッケージについては、セクション 12 を参照してください。
(2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。

このデバイスは不揮発性のEEPROMのプログラミングをサポートしているため、アプリケーションに応じて簡単にカスタマイズ可能です。CDCEx949 は工場出荷時にあらかじめデフォルト設定済みです。各種のアプリケーション構成に応じて PCB 組み立て前に再プログラム可能したり、システム内プログラミングにより再プログラムしたりできます。すべてのデバイス設定は、2線式シリアル インターフェイスのSDAおよびSCLバスでプログラムできます。

3つのプログラム可能な制御入力S0、S1、S2を使用して、周波数の選択、SSCパラメータの変更によるEMIの低減、PLLバイパス、電源オフ、出力ディセーブル機能としてLOWレベルとTRI-STATEのどちらを選択するかなど、動作のさまざまな要因を制御できます。

CDCEx949 は、–40℃～85℃の温度範囲内の 1.8V 環境で動作します。

GUID-D373EB43-AD70-4443-9304-971649795AF4-low.gif代表的なアプリケーション回路図

4 Pin Configuration and Functions

Figure 4-1 PW Package24-Pin TSSOP(Top View)
Table 4-1 Pin Functions
PIN TYPE(1) DESCRIPTION
NAME NO.
GND 5, 9, 14, 20 G Ground
SCL/S2 22 I SCL: Serial clock input (default configuration), LVCMOS; internal pullup 500 kΩ; or
S2: User-programmable control input; LVCMOS inputs; internal pullup 500 kΩ
SDA/S1 23 I/O SDA: Bidirectional serial data input/output (default configuration), LVCMOS; internal pullup 500 kΩ; or
S1: User-programmable control input; LVCMOS inputs; internal pullup 500 kΩ
S0 2 I User-programmable control input S0; LVCMOS inputs; internal pullup 500 kΩ
VCtrl 4 I VCXO control voltage (leave open or pull up when not used)
VDD 3, 13 P 1.8-V power supply for the device
VDDOUT 6, 10, 17 P CDCEL949: 1.8-V supply for all outputs
CDCE949: 3.3-V or 2.5-V supply for all outputs
Xin/CLK 1 I Crystal oscillator input or LVCMOS clock input (selectable through SDA/SCL bus)
Xout 24 O Crystal oscillator output (leave open or pull up when not used)
Y1 21 O LVCMOS output
Y2 19
Y3 18
Y4 7
Y5 8
Y6 16
Y7 15
Y8 11
Y9 12
(1) G = Ground, I = Input, O = Output, P = Power

5 Specifications

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale