ドライバまたはライブラリ
データシート
CDCEL949
- プログラマブル クロック ジェネレータ ファミリ製品
- CDCEx913：1 PLL、3 出力
- CDCEx925：2 PLL、5 出力
- CDCEx937：3 PLL、7 出力
- CDCEx949：4 PLL、9 出力
- システム内プログラミングおよび EEPROM
- シリアル プログラム可能な揮発性レジスタ
- 不揮発性 EEPROM に顧客設定を保存
- 柔軟な入力クロック設定の概念
- 外部水晶振動子：8MHz～32MHz
- オンチップ VCXO プル範囲：±150ppm
- シングルエンドのLVCMOS：最高 160MHz
- 出力周波数を最高 230MHz まで自由に選択可能
- 低ノイズの PLL コア
- PLL ループ フィルタ コンポーネントを内蔵
- Low 期間ジッタ：60ps (標準値)
- 独立した出力供給ピン
- CDCE949：3.3V および 2.5V
- CDCEL949：1.8V
- 柔軟なクロック ドライバ
- 3 つのユーザー定義可能な制御入力 [S0/S1/S2] (例：SSC の選択、周波数スイッチング、出力イネーブル、またはパワー ダウン)
- ビデオ、オーディオ、USB、IEEE1394、RFID、Bluetooth、WLAN、Ethernet™、GPS
- TI-DaVinci™、OMAP™、DSP を使用して一般的なクロック周波数を生成
- SSC 変調をプログラム可能
- 0ppm クロック生成が可能
- 1.8V デバイス コア電源
- 幅広い温度範囲：-40℃～85℃
- TSSOP パッケージ
- 開発およびプログラミング キットにより PLL の設計とプログラムが簡単 (テキサス・インスツルメンツの Pro-Clock™)
CDCE949およびCDCEL949は、モジュラーPLLベースの低コストで高性能なプログラマブル クロック シンセサイザ、マルチプライヤ、およびディバイダです。これらのデバイスは、単一の入力周波数から最大 9 個の出力クロックを生成します。それぞれの出力は、最大4つの個別に設定可能なPLLを使用し、システム内で最高230MHzまで、どのような周波数にでもプログラムできます。
CDCEx949 には独立した出力電源ピン (VDDOUT) があります。CDCEL949 では 1.8V、CDCE949 では 2.5V～3.3V です。
入力には外付けの水晶振動子、またはLVCMOSクロック信号を接続できます。外付けの水晶振動子を使用する場合、ほとんどのアプリケーションではオンチップの負荷コンデンサだけで十分です。負荷コンデンサの値は、0～20pF の範囲でプログラム可能です。さらに、オンチップのVCXOを選択でき、出力周波数と外部の制御信号、すなわちPWM信号とを同期できます。
大きな M/N 分周比により、オーディオまたはビデオ、ネットワーク (WLAN、BlueTooth™、イーサネット、GPS)、またはインターフェイス (USB、IEEE1394、メモリスティック) の 0ppm のクロックを、たとえば 27MHz の基準入力周波数から生成できます。
すべてのPLLはSCC (拡散スペクトラム クロッキング)をサポートします。センタースプレッドおよびダウンスプレッド クロッキングのSSCを使用できます。これは、電磁気的干渉(EMI)を低減するための一般的な技法です。
PLL周波数と分周値の設定に基づいて内部のループ フィルタ コンポーネントを自動的に調整することにより、高い安定性を実現し、各PLLのジッタ伝達特性を最適化します。
このデバイスは不揮発性のEEPROMのプログラミングをサポートしているため、アプリケーションに応じて簡単にカスタマイズ可能です。CDCEx949 は工場出荷時にあらかじめデフォルト設定済みです。各種のアプリケーション構成に応じて PCB 組み立て前に再プログラム可能したり、システム内プログラミングにより再プログラムしたりできます。すべてのデバイス設定は、2線式シリアル インターフェイスのSDAおよびSCLバスでプログラムできます。
3つのプログラム可能な制御入力S0、S1、S2を使用して、周波数の選択、SSCパラメータの変更によるEMIの低減、PLLバイパス、電源オフ、出力ディセーブル機能としてLOWレベルとTRI-STATEのどちらを選択するかなど、動作のさまざまな要因を制御できます。
CDCEx949 は、–40℃～85℃の温度範囲内の 1.8V 環境で動作します。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
11 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | CDCE(L)949：柔軟な低消費電力 LVCMOS クロック ジェネレータ SSC サポートによる EMI 削減機能搭載 データシート (Rev. G 翻訳版) | PDF | HTML | 英語版 (Rev.G) | PDF | HTML | 2024年 1月 23日 |
| その他の技術資料 | クロック＆タイミング・ソリューション (Rev. A 翻訳版) | 2013年 12月 11日 | ||||
| アプリケーション・ノート | VCXO Application Guideline for CDCE(L)9xx Family (Rev. A) | 2012年 4月 23日 | ||||
| ユーザー・ガイド | CDCE(L)9XX & CDCEx06 Programming Evaluation Module Manual (Rev. A) | 2010年 11月 22日 | ||||
| ユーザー・ガイド | CDCE(L)9xx Performance Evaluation Module (Rev. A) | 2010年 7月 7日 | ||||
| アプリケーション・ノート | Troubleshooting I2C Bus Protocol | 2009年 10月 19日 | ||||
| アプリケーション・ノート | Usage of I2C for CDCE(L)949, CDCE(L)937, CDCE(L)925, CDCE(L)913 | 2009年 9月 23日 | ||||
| ユーザー・ガイド | CDCE(L)9XX & CDCEx06 Programming Evaluation Module Manual | 2008年 12月 9日 | ||||
| アプリケーション・ノート | Generating Low Phase-Noise Clocks for Audio Data Converters from Low Frequency | 2008年 3月 31日 | ||||
| アプリケーション・ノート | Practical consideration on choosing a crystal for CDCE(L)9xx family | 2008年 3月 24日 | ||||
| アプリケーション・ノート | CDCE(L)9xxファミリーのVCXOアプリケーション・ガイドライン | 最新英語版 (Rev.A) | 2007年 11月 16日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
CDCEL949PERF-EVM — CDCEL949 性能評価モジュール
The CDCEL949PERF-EVM will help to verify the functionality and performance of CDCEL949 with the options of crystal and 1.8 V LVCMOS inputs. The outputs can be connected to the Oscilloscope directly with SMA cables. The below information/items are included: The EVM use's guide : SCAU022; the (...)
ユーザー ガイド: PDF
評価ボード
CDCEL9XXPROGEVM — CDCE(L)949 ファミリ EEPROM プログラミング・ボード
The clock generator CDCE(L)949 family has integrated EEPROM that allows the default frequency settings to be saved upon start up. CDCEL9XXPROGEVM is a programming board that allows a fast programming of prototyping samples or small production quantities. It applies to all 8 devices in the family: (...)
ユーザー ガイド: PDF
サポート・ソフトウェア
CLOCKPRO — ClockPro Software
TI's ClockPro software allows users to program/configure the following devices in a friendly GUI interface:
- CDCE949
- CDCE937
- CDCE925
- CDCE913
- CDCE906
- CDCE706
- CDCEL949
- CDCEL937
- CDCEL925
- CDCEL913
It is intended to be used with the evaluation modules of the above devices.
サポート対象の製品とハードウェア
製品
クロック・ジェネレータ
ハードウェア開発
評価ボード
ソフトウェア
ソフトウェア・プログラミング・ツール
サポート・ソフトウェア
SCAC073 — TI-Pro-Clock Programming Software
サポート対象の製品とハードウェア
製品
クロック・ジェネレータ
設計ツール
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア
Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TSSOP (PW) | 24 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。