JAJS245G
August 2007 – January 2024
CDCE949
,
CDCEL949
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
Pin Configuration and Functions
5
Specifications
5.1
Absolute Maximum Ratings
5.2
ESD Ratings
5.3
Recommended Operating Conditions
5.4
Thermal Information
5.5
Electrical Characteristics
5.6
EEPROM Specification
5.7
Timing Requirements: CLK_IN
5.8
Timing Requirements: SDA/SCL
5.9
Typical Characteristics
6
Parameter Measurement Information
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Control Terminal Setting
7.3.2
Default Device Setting
7.3.3
SDA/SCL Serial Interface
7.3.4
Data Protocol
7.4
Device Functional Modes
7.4.1
SDA/SCL Hardware Interface
7.5
Programming
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Spread Spectrum Clock (SSC)
8.2.2.2
PLL Frequency Planning
8.2.2.3
Crystal Oscillator Start-Up
8.2.2.4
Frequency Adjustment With Crystal Oscillator Pulling
8.2.2.5
Unused Inputs and Outputs
8.2.2.6
Switching Between XO and VCXO Mode
8.2.3
Application Curves
8.3
Power Supply Recommendations
8.4
Layout
8.4.1
Layout Guidelines
8.4.2
Layout Example
9
Register Maps
9.1
SDA/SCL Configuration Registers
10
Device and Documentation Support
10.1
Device Support
10.1.1
Development Support
10.2
Related Documentation
10.3
Related Links
10.4
ドキュメントの更新通知を受け取る方法
10.5
サポート・リソース
10.6
Trademarks
10.7
静電気放電に関する注意事項
10.8
用語集
11
Revision History
12
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PW|24
MPDS363A
サーマルパッド・メカニカル・データ
発注情報
jajs245g_oa
jajs245g_pm
1
特長
プログラマブル クロック ジェネレータ ファミリ製品
CDCEx913:1 PLL、3 出力
CDCEx925:2 PLL、5 出力
CDCEx937:3 PLL、7 出力
CDCEx949:4 PLL、9 出力
システム内プログラミングおよび EEPROM
シリアル プログラム可能な揮発性レジスタ
不揮発性 EEPROM に顧客設定を保存
柔軟な入力クロック設定の概念
外部水晶振動子:8MHz~32MHz
オンチップ VCXO プル範囲:±150ppm
シングルエンドのLVCMOS:最高 160MHz
出力周波数を最高 230MHz まで自由に選択可能
低ノイズの PLL コア
PLL ループ フィルタ コンポーネントを内蔵
Low 期間ジッタ:60ps (標準値)
独立した出力供給ピン
CDCE949:3.3V および 2.5V
CDCEL949:1.8V
柔軟なクロック ドライバ
3 つのユーザー定義可能な制御入力 [S0/S1/S2] (例:SSC の選択、周波数スイッチング、出力イネーブル、またはパワー ダウン)
ビデオ、オーディオ、USB、IEEE1394、RFID、
Bluetooth®
、WLAN、
Ethernet™
、GPS
TI-DaVinci™
、
OMAP™
、DSP を使用して一般的なクロック周波数を生成
SSC 変調をプログラム可能
0ppm クロック生成が可能
1.8V デバイス コア電源
幅広い温度範囲:-40℃~85℃
TSSOP パッケージ
開発およびプログラミング キットにより PLL の設計とプログラムが簡単 (テキサス・インスツルメンツの
Pro-Clock™
)