JAJS245G August   2007  – January 2024 CDCE949 , CDCEL949

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. Pin Configuration and Functions
  6. Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 EEPROM Specification
    7. 5.7 Timing Requirements: CLK_IN
    8. 5.8 Timing Requirements: SDA/SCL
    9. 5.9 Typical Characteristics
  7. Parameter Measurement Information
  8. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Control Terminal Setting
      2. 7.3.2 Default Device Setting
      3. 7.3.3 SDA/SCL Serial Interface
      4. 7.3.4 Data Protocol
    4. 7.4 Device Functional Modes
      1. 7.4.1 SDA/SCL Hardware Interface
    5. 7.5 Programming
  9. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Spread Spectrum Clock (SSC)
        2. 8.2.2.2 PLL Frequency Planning
        3. 8.2.2.3 Crystal Oscillator Start-Up
        4. 8.2.2.4 Frequency Adjustment With Crystal Oscillator Pulling
        5. 8.2.2.5 Unused Inputs and Outputs
        6. 8.2.2.6 Switching Between XO and VCXO Mode
      3. 8.2.3 Application Curves
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Example
  10. Register Maps
    1. 9.1 SDA/SCL Configuration Registers
  11. 10Device and Documentation Support
    1. 10.1 Device Support
      1. 10.1.1 Development Support
    2. 10.2 Related Documentation
    3. 10.3 Related Links
    4. 10.4 ドキュメントの更新通知を受け取る方法
    5. 10.5 サポート・リソース
    6. 10.6 Trademarks
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11Revision History
  13. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

特長

  • プログラマブル クロック ジェネレータ ファミリ製品
    • CDCEx913:1 PLL、3 出力
    • CDCEx925:2 PLL、5 出力
    • CDCEx937:3 PLL、7 出力
    • CDCEx949:4 PLL、9 出力
  • システム内プログラミングおよび EEPROM
    • シリアル プログラム可能な揮発性レジスタ
    • 不揮発性 EEPROM に顧客設定を保存
  • 柔軟な入力クロック設定の概念
    • 外部水晶振動子:8MHz~32MHz
    • オンチップ VCXO プル範囲:±150ppm
    • シングルエンドのLVCMOS:最高 160MHz
  • 出力周波数を最高 230MHz まで自由に選択可能
  • 低ノイズの PLL コア
    • PLL ループ フィルタ コンポーネントを内蔵
    • Low 期間ジッタ:60ps (標準値)
  • 独立した出力供給ピン
    • CDCE949:3.3V および 2.5V
    • CDCEL949:1.8V
  • 柔軟なクロック ドライバ
    • 3 つのユーザー定義可能な制御入力 [S0/S1/S2] (例:SSC の選択、周波数スイッチング、出力イネーブル、またはパワー ダウン)
    • ビデオ、オーディオ、USB、IEEE1394、RFID、Bluetooth®、WLAN、Ethernet™、GPS
    • TI-DaVinci™OMAP™、DSP を使用して一般的なクロック周波数を生成
    • SSC 変調をプログラム可能
    • 0ppm クロック生成が可能
  • 1.8V デバイス コア電源
  • 幅広い温度範囲:-40℃~85℃
  • TSSOP パッケージ
  • 開発およびプログラミング キットにより PLL の設計とプログラムが簡単 (テキサス・インスツルメンツの Pro-Clock™)