JAJS245G August   2007  – January 2024 CDCE949 , CDCEL949

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 EEPROM Specification
    7. 5.7 Timing Requirements: CLK_IN
    8. 5.8 Timing Requirements: SDA/SCL
    9. 5.9 Typical Characteristics
  7. 6 Parameter Measurement Information
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Control Terminal Setting
      2. 7.3.2 Default Device Setting
      3. 7.3.3 SDA/SCL Serial Interface
      4. 7.3.4 Data Protocol
    4. 7.4 Device Functional Modes
      1. 7.4.1 SDA/SCL Hardware Interface
    5. 7.5 Programming
  9. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Spread Spectrum Clock (SSC)
        2. 8.2.2.2 PLL Frequency Planning
        3. 8.2.2.3 Crystal Oscillator Start-Up
        4. 8.2.2.4 Frequency Adjustment With Crystal Oscillator Pulling
        5. 8.2.2.5 Unused Inputs and Outputs
        6. 8.2.2.6 Switching Between XO and VCXO Mode
      3. 8.2.3 Application Curves
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Example
  10. 9 Register Maps
    1. 9.1 SDA/SCL Configuration Registers
  11. 10Device and Documentation Support
    1. 10.1 Device Support
      1. 10.1.1 Development Support
    2. 10.2 Related Documentation
    3. 10.3 Related Links
    4. 10.4 ドキュメントの更新通知を受け取る方法
    5. 10.5 サポート・リソース
    6. 10.6 Trademarks
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11Revision History
  13. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

CDCE949およびCDCEL949は、モジュラーPLLベースの低コストで高性能なプログラマブル クロック シンセサイザ、マルチプライヤ、およびディバイダです。これらのデバイスは、単一の入力周波数から最大 9 個の出力クロックを生成します。それぞれの出力は、最大4つの個別に設定可能なPLLを使用し、システム内で最高230MHzまで、どのような周波数にでもプログラムできます。

CDCEx949 には独立した出力電源ピン (VDDOUT) があります。CDCEL949 では 1.8V、CDCE949 では 2.5V～3.3V です。

入力には外付けの水晶振動子、またはLVCMOSクロック信号を接続できます。外付けの水晶振動子を使用する場合、ほとんどのアプリケーションではオンチップの負荷コンデンサだけで十分です。負荷コンデンサの値は、0～20pF の範囲でプログラム可能です。さらに、オンチップのVCXOを選択でき、出力周波数と外部の制御信号、すなわちPWM信号とを同期できます。

大きな M/N 分周比により、オーディオまたはビデオ、ネットワーク (WLAN、BlueTooth™、イーサネット、GPS)、またはインターフェイス (USB、IEEE1394、メモリスティック) の 0ppm のクロックを、たとえば 27MHz の基準入力周波数から生成できます。

すべてのPLLはSCC (拡散スペクトラム クロッキング)をサポートします。センタースプレッドおよびダウンスプレッド クロッキングのSSCを使用できます。これは、電磁気的干渉(EMI)を低減するための一般的な技法です。

PLL周波数と分周値の設定に基づいて内部のループ フィルタ コンポーネントを自動的に調整することにより、高い安定性を実現し、各PLLのジッタ伝達特性を最適化します。

パッケージ情報
部品番号パッケージ(1)パッケージ サイズ(2)
CDCE949
CDCEL949		PW (TSSOP、24)7.8mm × 6.4mm
(1) 供給されているすべてのパッケージについては、セクション 12 を参照してください。
(2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。

このデバイスは不揮発性のEEPROMのプログラミングをサポートしているため、アプリケーションに応じて簡単にカスタマイズ可能です。CDCEx949 は工場出荷時にあらかじめデフォルト設定済みです。各種のアプリケーション構成に応じて PCB 組み立て前に再プログラム可能したり、システム内プログラミングにより再プログラムしたりできます。すべてのデバイス設定は、2線式シリアル インターフェイスのSDAおよびSCLバスでプログラムできます。

3つのプログラム可能な制御入力S0、S1、S2を使用して、周波数の選択、SSCパラメータの変更によるEMIの低減、PLLバイパス、電源オフ、出力ディセーブル機能としてLOWレベルとTRI-STATEのどちらを選択するかなど、動作のさまざまな要因を制御できます。

CDCEx949 は、–40℃～85℃の温度範囲内の 1.8V 環境で動作します。

GUID-D373EB43-AD70-4443-9304-971649795AF4-low.gif代表的なアプリケーション回路図