JAJS245H August   2007  – July 2025 CDCE949 , CDCEL949

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 EEPROM 仕様
    7. 5.7 タイミング要件：CLK_IN
    8. 5.8 タイミング要件：SDA/SCL
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 ターミナル設定を制御します
      2. 7.3.2 デフォルトのデバイス設定
      3. 7.3.3 SDA/SCL シリアル インターフェイス
      4. 7.3.4 データ プロトコル
    4. 7.4 デバイスの機能モード
      1. 7.4.1 SDA/SCL ハードウェア インターフェイス
    5. 7.5 プログラミング
  9. 8 レジスタマップ
    1. 8.1 SDA/SCL 構成レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 スペクトラム拡散クロック供給 (SSC)
        2. 9.2.2.2 PLL 周波数プランニング
        3. 9.2.2.3 水晶発振器の起動
        4. 9.2.2.4 水晶発振器プルによる周波数調整
        5. 9.2.2.5 未使用入出力
        6. 9.2.2.6 XO モードと VCXO モード間の切り替え
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 開発サポート
    2. 10.2 関連資料
    3. 10.3 関連リンク
    4. 10.4 ドキュメントの更新通知を受け取る方法
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.2.2.3 水晶発振器の起動

CDCEx949 を水晶バッファとして使用する場合、内部 PLL ロック時間に比べて、水晶発振器のスタートアップ時間が主にスタートアップ時間となります。8pF の負荷を使用する 27MHz 水晶振動子入力の発振器起動シーケンスを、次の図に示します。水晶振動子のスタートアップ時間は、ロック時間の約 10µs と比べて、約 250µs のオーダーです。一般に、水晶振動子のスタートアップ時間に比べて、ロック時間は 1 桁短くなります。

CDCE949 CDCEL949 水晶発振器の起動時間と PLL ロック時間との関係図 9-4 水晶発振器の起動時間と PLL ロック時間との関係