JAJSKW9 December   2020 DRV8434S

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1. 5.1 端子機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 SPI のタイミング要件
    7. 6.7 ステッピング制御ロジック・タイミング要件
      1. 6.7.1 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ステッピング・モータ・ドライバの電流定格
        1. 7.3.1.1 ピーク電流定格
        2. 7.3.1.2 RMS 電流定格
        3. 7.3.1.3 フルスケール電流定格
      2. 7.3.2  PWM モータ・ドライバ
      3. 7.3.3  マイクロステッピング・インデクサ
      4. 7.3.4  MCU DAC による VREF の制御
      5. 7.3.5  電流レギュレーション
      6. 7.3.6  ディケイ・モード
        1. 7.3.6.1 電流増加および減少でスロー・ディケイ
        2. 7.3.6.2 電流増加ではスロー・ディケイ、電流減少ではミックス・ディケイ
        3. 7.3.6.3 電流増加ではスロー・ディケイ、電流減少ではファースト・ディケイ
        4. 7.3.6.4 電流増加および減少でミックス・ディケイ
        5. 7.3.6.5 スマート・チューン・ダイナミック・ディケイ
        6. 7.3.6.6 スマート・チューン・リップル・コントロール
      7. 7.3.7  PWM オフ時間
      8. 7.3.8  ブランキング時間
      9. 7.3.9  チャージ･ポンプ
      10. 7.3.10 リニア電圧レギュレータ
      11. 7.3.11 論理レベル、トライレベル、クワッドレベルのピン構造図
        1. 7.3.11.1 nFAULT ピン
      12. 7.3.12 保護回路
        1. 7.3.12.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.12.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.12.3 過電流保護 (OCP)
          1. 7.3.12.3.1 ラッチド・シャットダウン (OCP_MODE = 0b)
          2. 7.3.12.3.2 自動リトライ (OCP_MODE = 1b)
        4. 7.3.12.4 ストール検出
        5. 7.3.12.5 開放負荷検出 (OL)
        6. 7.3.12.6 過熱警告 (OTW)
        7. 7.3.12.7 サーマル・シャットダウン (OTSD)
          1. 7.3.12.7.1 ラッチド・シャットダウン (OTSD_MODE = 0b)
          2. 7.3.12.7.2 自動復帰 (OTSD_MODE = 1b)
        8.       フォルト条件のまとめ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2.      56
      3. 7.4.2 ディセーブル・モード (nSLEEP = 1、ENABLE = 0)
      4. 7.4.3 動作モード (nSLEEP = 1、ENABLE = 1)
      5. 7.4.4 nSLEEP リセット・パルス
      6.      機能モードのまとめ
    5. 7.5 プログラミング
      1. 7.5.1 シリアル・ペリフェラル・インターフェイス (SPI) 通信
        1. 7.5.1.1 SPI フォーマット
        2. 7.5.1.2 1 つのターゲット・デバイスのための SPI
        3. 7.5.1.3 デイジー・チェーン構成の複数のターゲット・デバイスのための SPI
        4. 7.5.1.4 パラレル構成の複数のターゲット・デバイスのための SPI
    6. 7.6 レジスタ・マップ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ステッピング・モータの速度
        2. 8.2.2.2 電流レギュレーション
        3. 8.2.2.3 ディケイ・モード
        4. 8.2.2.4 アプリケーション曲線
        5. 8.2.2.5 熱に関連する計算
          1. 8.2.2.5.1 消費電力
          2. 8.2.2.5.2 導通損失
          3. 8.2.2.5.3 スイッチング損失
          4. 8.2.2.5.4 静止電流による消費電力
          5. 8.2.2.5.5 全消費電力
          6. 8.2.2.5.6 デバイスの接合部温度の概算
  9. 9 電源に関する推奨事項
    1. 9.1 バルク・コンデンサ
  10. 10レイアウト
    1. 10.1 レイアウトの注意点
      1. 10.1.1 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントの更新通知を受け取る方法
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.5.1.3 デイジー・チェーン構成の複数のターゲット・デバイスのための SPI

複数のデバイスが同じ MCU と通信する際に、DRV8434S デバイスをデイジー・チェーン構成で接続することで GPIO ポートが利用可能な状態を保つことができます。図 7-24 に、3 つのデバイスを直列に接続する場合のトポロジを示します。

GUID-DA0549E8-40CB-43FC-9330-23CC5A782B32-low.gif図 7-24 デイジー・チェーン接続された 3 つの DRV8434S デバイス

チェーンの最初のデバイスは、3 デバイス構成に対応する次のフォーマットで MCU からデータを受信します。2 バイトのヘッダ (HDRx) + 3 バイトのアドレス (Ax) + 3 バイトのデータ (Dx)。

GUID-697F6117-8BA9-431E-8DFB-A55A4B8386FA-low.gif図 7-25 3 つのデバイスによる SPI フレーム

データがチェーンを介して送信されると、MCU は 3 デバイス構成に対応する次のフォーマットでデータ・ストリングを受信します。3 バイトのステータス (Sx) + 2 バイトのヘッダ + 3 バイトのレポート (Rx)。

GUID-6CAADF60-FA2B-47AA-953B-7C4E7DECE8B9-low.gif図 7-26 3 つのデバイスのための SPI データ・シーケンス

ヘッダ・バイトには、チェーン接続されたデバイス数とグローバル障害クリア・コマンドの情報が含まれています。グローバル障害クリア・コマンドとは、すべてのデバイスの FAULT レジスタをチップ選択 (nSCS) 信号の立ち上がりエッジでクリアするコマンドです。ヘッダ値 N5～N0 は、チェーン内のデバイスの数を示すための 6 ビット値です。各デイジー・チェーン接続に、最大 63 のデバイスを直列に接続できます。

HDR2 レジスタの下位 5 ビットは、MCU がデイジー・チェーン接続の整合性を判断するために使えるドント・ケア・ビットです。ヘッダ・バイトは、上位 2 ビットが 10 で始まる必要があります。

GUID-AA9A72DC-4BA4-45EC-9140-807585EF4109-low.gif図 7-27 ヘッダ・バイト

ステータス・バイトは、MCU が読み出しコマンドを発行して特定のデバイスからフォルト・ステータスを読み取る必要がないように、デイジー・チェーン内の各デバイスの FAULT ステータス・レジスタに関する情報を提供します。これにより、MCU は追加の読み取りコマンドを確保でき、システムは、デバイス内でフラグが立ったフォルト条件をより効率的に特定できます。ステータス・バイトは、上位 2 ビットが 11 で始まる必要があります。

GUID-9B08D57E-9A70-41C3-B019-A3B09E143605-low.gif図 7-28 DRV8434S のヘッダ、ステータス、アドレス、データ・バイトの内容

データがデバイスを通過する際、そのデバイスは最初のヘッダ・バイトに続けて受信したステータス・バイトの数を数えることで、チェーン内の自身の位置を判断します。たとえば、この 3 デバイス構成では、チェーン内のデバイス 2 は、HDR1 バイトとそれに続く HDR2 バイトを受信する前に 2 つのステータス・バイトを受信します。

受信したステータス・バイトが 2 つであることから、デバイス 2 は自身の位置がチェーン内の 2 番目であることが分かります。HDR2 バイトから、チェーン内に接続されているデバイスの数が分かります。このようにして、データは関連するアドレスおよびデータ・バイトのみをバッファに読み込み、その他のビットは無視します。このプロトコルは、チェーン接続した最大 63 台のデバイスのシステムにレイテンシを追加しないより高速な通信を可能にします。

アドレスおよびデータ・バイトは 1 デバイス接続と同じです。レポート・バイト (R1～R3、図 7-26 を参照) は、アクセス先のレジスタの内容です。

GUID-D1DF84BA-6F5A-43B9-9408-C62E38083964-low.gif図 7-29 SPI トランザクション