JAJSPK0A December 2022 – October 2023 DRV8461
PRODUCTION DATA
モーター巻線に流れる電流は、PWM 電流レギュレーション回路によって制御されます。H ブリッジをイネーブルにすると、現在の電源電圧、巻線のインダクタンス、逆起電力の大きさに応じた速度で、巻線を流れる電流が増加します。電流が電流レギュレーション・スレッショルドに達すると、9 に示すように、ブリッジはオフ時間の間減衰モードに移行して電流は減少します。オフ時間が経過すると、ブリッジは再びイネーブルになり、次の PWM サイクルを開始します。
PWM レギュレーション電流は、ローサイド・パワー MOSFET と並列に接続した電流センス MOSFET の両端の電圧を監視するコンパレータによって設定されます。このデバイスをハードウェア・インターフェイスで構成する場合、電流センス MOSFET は、電流モードの正弦波で重み付けした DAC の出力であるリファレンス電流でバイアスされます。この DAC のフルスケール・リファレンス電流は VREF ピンの電圧で設定します。SPI インターフェイスで動作している場合、2 つのレジスタ (TRQ_DAC と ISTSL) により、リファレンス電流をさらにスケーリングできます。
式 14 を使用して、ハードウェア・インターフェイスのフルスケール・レギュレーション電流を計算します。
SPI インターフェイスの場合、8 ビットの TRQ_DAC レジスタはフルスケール電流を式 14 のようにさらにスケーリングします。TRQ_DAC の設定については、表 7-16 を参照してください。
TRQ_DAC | 電流スカラー |
---|---|
11111111b | 100% |
11111110b | 99.61% |
11111101b | 99.22% |
11111100b | 98.83% |
........ | ........ |
00000000b | 0.39% |
もう 1 つの 8 ビット・レジスタ ISTSL は、ステップ・パルスが印加されておらず、モーターが同じ位置に保持されているとき、保持電流 (IHOLD) をプログラムします。保持電流が低い値に遷移すると、モーターおよびドライバの電力損失が減少します。詳しくは、セクション 7.3.9 を参照してください。
ISTSL | 保持電流の値 |
---|---|
11111111b | 100% |
11111110b | 99.61% |
11111101b | 99.22% |
11111110b | 98.83% |
........ | ........ |
00000000b | 0.39% |