JAJSGO5F
August 2018 – August 2023
LM5155-Q1
,
LM51551-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
概要 (続き)
6
デバイス比較表
7
ピン構成および機能
8
仕様
8.1
絶対最大定格
8.2
ESD 定格
8.3
推奨動作条件
8.4
熱に関する情報
8.5
電気的特性
8.6
代表的特性
9
詳細説明
9.1
概要
9.2
機能ブロック図
9.3
機能説明
9.3.1
ライン低電圧ロックアウト (UVLO/SYNC ピン)
9.3.2
高電圧 VCC レギュレータ (BIAS、VCC ピン)
9.3.3
ソフトスタート (SS ピン)
9.3.4
スイッチング周波数 (RT ピン)
9.3.5
クロック同期 (UVLO/SYNC ピン)
9.3.6
電流センスとスロープ補償 (CS ピン)
9.3.7
電流制限と最小オン時間 (CS ピン)
9.3.8
帰還およびエラー・アンプ (FB、COMP ピン)
9.3.9
パワー・グッド・インジケータ (PGOOD ピン)
9.3.10
ヒカップ・モード過負荷保護 (LM51551 のみ)
9.3.11
最大デューティ・サイクル制限と最低入力電源電圧
9.3.12
MOSFET ドライバ (GATE ピン)
9.3.13
過電圧保護 (OVP)
9.3.14
サーマル・シャットダウン (TSD)
9.4
デバイスの機能モード
9.4.1
シャットダウン・モード
9.4.2
スタンバイ・モード
9.4.3
実行モード
10
アプリケーションと実装
10.1
アプリケーション情報
10.2
代表的なアプリケーション
10.2.1
設計要件
10.2.2
詳細な設計手順
10.2.2.1
WEBENCH® ツールによるカスタム設計
10.2.2.2
推奨部品
10.2.2.3
インダクタの選択 (LM)
10.2.2.4
出力コンデンサ (COUT)
10.2.2.5
入力コンデンサ
10.2.2.6
MOSFET の選択
10.2.2.7
ダイオードの選択
10.2.2.8
効率の推定
10.2.3
アプリケーション曲線
10.3
システム例
11
電源に関する推奨事項
12
レイアウト
12.1
レイアウトのガイドライン
12.2
レイアウト例
13
デバイスおよびドキュメントのサポート
13.1
デバイスのサポート
13.1.1
サード・パーティ製品に関する免責事項
13.1.2
開発サポート
13.1.2.1
WEBENCH® ツールによるカスタム設計
13.2
ドキュメントのサポート
13.2.1
関連資料
13.3
ドキュメントの更新通知を受け取る方法
13.4
サポート・リソース
13.5
商標
13.6
静電気放電に関する注意事項
13.7
用語集
14
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DSS|12
MPDS336C
サーマルパッド・メカニカル・データ
DSS|12
QFND398B
発注情報
jajsgo5f_oa
jajsgo5f_pm
8.2
ESD 定格
値
単位
V
(ESD)
静電放電
人体モデル (HBM)、AEC Q100-002 準拠
(1)
HBM ESD 分類レベル 2
±2000
V
デバイス帯電モデル (CDM)、AEC Q100-011 準拠
CDM ESD 分類レベル C4B
すべてのピン
±500
コーナー・ピン (1、6、7、12)
±750
(1)
AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。