JAJSSD9D April   2006  – February 2024 LM94

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 ピン構成および機能
    1. 4.1 サーバーに関する用語
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 動作定格
    3.     11
    4. 5.3 DC 電気的特性
    5. 5.4 AC 電気的特性
    6.     14
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能説明
      1. 6.2.1  監視サイクル時間
      2. 6.2.2  ΣΔ A/D 固有の平均化
      3. 6.2.3  温度監視
        1. 6.2.3.1 リモート ダイオードの TruTherm モード
        2. 6.2.3.2 温度データの形式
        3. 6.2.3.3 サーマル ダイオード フォルト ステータス
      4. 6.2.4  ファン昇圧のイベント エラー
      5. 6.2.5  電圧監視
      6. 6.2.6  +12V 電源レール用推奨外部スケーリング抵抗
      7. 6.2.7  -12V 電源入力用の推奨外部スケーリング回路
      8. 6.2.8  他のアナログ入力への外付けスケーリング抵抗の追加
      9. 6.2.9  VID を使用した動的 Vccp 監視
      10. 6.2.10 アナログ温度センサの監視
      11. 6.2.11 VREF 出力
      12. 6.2.12 PROCHOT の背景情報
      13. 6.2.13 PROCHOT 監視
      14. 6.2.14 PROCHOT の出力制御
      15. 6.2.15 ファン速度測定
      16. 6.2.16 スマート ファン速度測定
      17. 6.2.17 入力 / 出力
        1. 6.2.17.1 ALERT 出力
        2. 6.2.17.2 RESET 入力 / 出力
        3. 6.2.17.3 PWM1 出力および PWM2 出力
        4. 6.2.17.4 VRD1_HOT 入力および VRD2_HOT 入力
        5. 6.2.17.5 GPIO ピンおよび GPI ピン
        6. 6.2.17.6 ファン タコメータ入力
      18. 6.2.18 ファン制御
        1. 6.2.18.1 自動ファン制御方式
        2. 6.2.18.2 LUT ファン制御デューティ サイクル
        3. 6.2.18.3 代替 LUT PWM マッピング
        4. 6.2.18.4 ファン制御の優先度
        5. 6.2.18.5 PWM 100% 条件
        6. 6.2.18.6 VRDx_HOT ランプアップ / ランプダウン
        7. 6.2.18.7 PROCHOT ランプアップ / ランプダウン
        8. 6.2.18.8 手動 PWM オーバーライド
        9. 6.2.18.9 ファン スピンアップ制御
      19. 6.2.19 XOR ツリー テスト
    3. 6.3 プログラミング
      1. 6.3.1 SMBus インターフェイス
        1. 6.3.1.1 SMBus アドレッシング
        2. 6.3.1.2 SMBus 通信におけるデジタル ノイズの影響
        3. 6.3.1.3 一般的な SMBus タイミング
        4. 6.3.1.4 SMBus エラー安全機能
        5. 6.3.1.5 シリアル インターフェイス プロトコル
          1. 6.3.1.5.1 アドレスのインクリメント
          2. 6.3.1.5.2 ブロック コマンド コードの概要
          3. 6.3.1.5.3 書き込み動作
            1. 6.3.1.5.3.1 書き込みバイト
            2. 6.3.1.5.3.2 書き込みワード
            3. 6.3.1.5.3.3 任意のアドレスへの SMBus 書き込みブロック
            4. 6.3.1.5.3.4 I2C ブロック書き込み
          4. 6.3.1.5.4 読み出し動作
            1. 6.3.1.5.4.1 読み出しバイト
            2. 6.3.1.5.4.2 読み出しワード
            3. 6.3.1.5.4.3 SMBus ブロック書き込みブロック読み出しプロセス呼び出し
            4. 6.3.1.5.4.4 SMBus ブロック書き込みブロック読み出しプロセス呼び出しのシミュレーション
            5. 6.3.1.5.4.5 SMBus 固定アドレス ブロック読み出し
            6. 6.3.1.5.4.6 I2C ブロック読み出し
        6. 6.3.1.6 16 ビット レジスタの読み出しと書き込み
    4. 6.4 レジスタ
      1. 6.4.1  レジスタ警告
      2. 6.4.2  レジスタの概要表
      3. 6.4.3  ファクトリ レジスタ 00h–04h
        1. 6.4.3.1 レジスタ 00h XOR テスト
        2. 6.4.3.2 レジスタ 01h SMBus テスト
        3. 6.4.3.3 リモート ダイオード モード選択
          1. 6.4.3.3.1 レジスタ 05h リモート ダイオード トランジスタ モード選択
      4. 6.4.4  値レジスタ セクション 1
        1. 6.4.4.1 レジスタ 06-07h および 50–53h フィルタなし温度値レジスタ
        2. 6.4.4.2 レジスタ 08-09h および 54–55h フィルタ温度値レジスタ
        3. 6.4.4.3 レジスタ 0Ah および 0Bh PWM1 および PWM2 8 ビット デューティ サイクル値
      5. 6.4.5  PWM デューティ サイクル オーバーライド レジスタ
        1. 6.4.5.1 レジスタ 0Ch PWM1 デューティ サイクル オーバーライド (下位バイト)
        2. 6.4.5.2 レジスタ 0Dh PWM1 デューティ サイクル オーバーライド (上位バイト)
        3. 6.4.5.3 レジスタ 0Eh PWM2 デューティ サイクル オーバーライド (下位バイト)
        4. 6.4.5.4 レジスタ 0Fh PWM2 デューティ サイクル オーバーライド (上位バイト)
      6. 6.4.6  拡張分解能値レジスタ
        1. 6.4.6.1 レジスタ 10h–17h ゾーン 1 (CPU1) およびゾーン 2 (CPU2) 拡張分解能値フィルタなし温度値レジスタ、最上位バイトおよびと最下位バイト
        2. 6.4.6.2 レジスタ 18h–1Fh ゾーン 1 (CPU1) およびゾーン 2 (CPU2) 拡張分解能値フィルタ値レジスタ、最上位バイトおよび最下位バイト
        3. 6.4.6.3 レジスタ 20h-23h ゾーン 3 およびゾーン 4 拡張分解能値レジスタ、最上位バイトおよび最下位バイト
      7. 6.4.7  PI ループ ファン制御の設定レジスタ
        1. 6.4.7.1  レジスタ 31h 内部 / 外部温度ソース選択
        2. 6.4.7.2  レジスタ 32h PWM フィルタ設定
        3. 6.4.7.3  レジスタ 33h PWM1 フィルタ シャットオフ スレッショルド
        4. 6.4.7.4  レジスタ 34h PWM2 フィルタ シャットオフ スレッショルド
        5. 6.4.7.5  レジスタ 35h PI/LUT ファン制御バインディング
        6. 6.4.7.6  レジスタ 36h PI コントローラ最小 PWM およびヒステリシス
        7. 6.4.7.7  レジスタ 37h および 38h ゾーン 1 および ゾーン 2 PI コントローラ ターゲット温度 (Tcontrol)
        8. 6.4.7.8  レジスタ 39h および 3Ah ゾーン 1 およびゾーン 2 PI ファン制御オフ温度 (Toff)
        9. 6.4.7.9  レジスタ 3Bh 比例係数
        10. 6.4.7.10 レジスタ 3Ch 積分係数
        11. 6.4.7.11 レジスタ 3Dh PI 係数指数
      8. 6.4.8  デバイス識別レジスタ (3Eh-3Fh)
        1. 6.4.8.1 レジスタ 3Eh メーカー ID
        2. 6.4.8.2 レジスタ 3Fh バージョン / ステッピング
      9. 6.4.9  BMC エラー ステータス レジスタ 40h–47h
        1. 6.4.9.1 レジスタ 40h B_Error ステータス 1
        2. 6.4.9.2 レジスタ 41h B_Error ステータス 2
        3. 6.4.9.3 レジスタ 42h B_Error ステータス 3
        4. 6.4.9.4 レジスタ 43h B_Error ステータス 4
        5. 6.4.9.5 レジスタ 44h B_P1_PROCHOT エラー ステータス
        6. 6.4.9.6 レジスタ 45h B_P2_PROCHOT エラー ステータス
        7. 6.4.9.7 レジスタ 46h B_GPI エラー ステータス
        8. 6.4.9.8 レジスタ 47h B_Fan エラー ステータス
      10. 6.4.10 ホスト エラー ステータス レジスタ
        1. 6.4.10.1 レジスタ 48h H_Error ステータス 1
        2. 6.4.10.2 レジスタ 49h H_Error ステータス 2
        3. 6.4.10.3 レジスタ 4Ah H_Error ステータス 3
        4. 6.4.10.4 レジスタ 4Bh H_Error ステータス 4
        5. 6.4.10.5 レジスタ 4Ch H_P1_PROCHOT エラー ステータス
        6. 6.4.10.6 レジスタ 4Dh B_P2_PROCHOT エラー ステータス
        7. 6.4.10.7 レジスタ 4Eh H_GPI エラー ステータス
        8. 6.4.10.8 レジスタ 4Fh H_Fan エラー ステータス
      11. 6.4.11 値レジスタ
        1. 6.4.11.1  レジスタ 50–53h フィルタなし温度値レジスタ
        2. 6.4.11.2  レジスタ 54–55h フィルタ温度値レジスタ
        3. 6.4.11.3  レジスタ 56–65h A/D チャネル電圧レジスタ
        4. 6.4.11.4  レジスタ 67h 現在の P1_PROCHOT
        5. 6.4.11.5  レジスタ 68h 平均 P1_PROCHOT
        6. 6.4.11.6  レジスタ 69h 現在の P2_PROCHOT
        7. 6.4.11.7  レジスタ 6Ah 平均 P2_PROCHOT
        8. 6.4.11.8  レジスタ 6Bh 現在の GPI 状態
        9. 6.4.11.9  レジスタ 6Ch P1_VID
        10. 6.4.11.10 レジスタ 6Dh P2_VID
        11. 6.4.11.11 レジスタ 6E–75h ファン タコメータ読み取り値
      12. 6.4.12 制限レジスタ
        1. 6.4.12.1 レジスタ 78–7Fh 温度制限レジスタ
        2. 6.4.12.2 レジスタ 80–83h ファン昇圧温度レジスタ
        3. 6.4.12.3 レジスタ 84h ゾーン 1 およびゾーン 2 制限比較ヒステリシス
        4. 6.4.12.4 レジスタ 85h ゾーン 3 および ゾーン 4 ヒステリシスの制限比較
        5. 6.4.12.5 レジスタ 8E–8Fh ゾーン 1b およびゾーン 2b 温度読み取り調整レジスタ
        6. 6.4.12.6 レジスタ 90–AFh 電圧制限レジスタ
        7. 6.4.12.7 レジスタ B0–B1h PROCHOT ユーザー制限レジスタ
        8. 6.4.12.8 レジスタ B2–B3h 動的 Vccp 制限オフセット レジスタ
        9. 6.4.12.9 レジスタ B4–BBh ファン タコメータ制限レジスタ
      13. 6.4.13 設定レジスタ
        1. 6.4.13.1  レジスタ BCh 特殊機能制御 1 (電圧ヒステリシスおよびファン制御フィルタ有効)
        2. 6.4.13.2  レジスタ BDh 特殊機能制御 2 (スマート タコメータ モード有効、ファン制御温度分解能制御、VID モード選択)
        3. 6.4.13.3  レジスタ BEh GPI/VID レベル制御
        4. 6.4.13.4  レジスタ BFh PWM ランプ制御
        5. 6.4.13.5  レジスタ C0h ファン昇圧ヒステリシス (ゾーン 1/2)
        6. 6.4.13.6  レジスタ C1h ファン昇圧ヒステリシス (ゾーン 3/4)
        7. 6.4.13.7  レジスタ C2h ゾーン 1/2 スパイク平滑化制御
        8. 6.4.13.8  レジスタ C3h LUT 1/2 MinPWM およびヒステリシス
        9. 6.4.13.9  レジスタ C4h LUT 3/4 MinPWM およびヒステリシス
        10. 6.4.13.10 レジスタ C5h GPO
        11. 6.4.13.11 レジスタ C6h PROCHOT 制御
        12. 6.4.13.12 レジスタ C7h PROCHOT 時間間隔
        13. 6.4.13.13 レジスタ C8h PROCHOT 制御 1
        14. 6.4.13.14 レジスタ C9h PWM1 制御 2
        15. 6.4.13.15 レジスタ CAh PWM1 制御 3
        16. 6.4.13.16 レジスタ CBh PWM1 制御 4
        17. 6.4.13.17 レジスタ CCh PWM2 制御 1
        18. 6.4.13.18 レジスタ CDh PWM2 制御 2
        19. 6.4.13.19 レジスタ CEh PWM2 制御 3
        20. 6.4.13.20 レジスタ CFh PWM2 制御 4
        21. 6.4.13.21 レジスタ D0h–D3h LUT 1～LUT 4 基準温度
        22. 6.4.13.22 レジスタ D4h–DFh ルックアップ テーブル ステップ—LUT 1/2 および LUT 3/4 オフセット温度
        23. 6.4.13.23 レジスタ E0h 特殊機能 TACH と PWM のバインディング
        24. 6.4.13.24 レジスタ E1h タコメータ ファン昇圧制御レジスタ
        25. 6.4.13.25 レジスタ E2h LM94 ステータス制御
        26. 6.4.13.26 レジスタ E3h LM94 構成
      14. 6.4.14 スリープ状態制御レジスタとマスク レジスタ
        1. 6.4.14.1 レジスタ E4h スリープ状態制御
        2. 6.4.14.2 レジスタ E5h S1 GPI マスク
        3. 6.4.14.3 レジスタ E6h S1 タコメータ マスク
        4. 6.4.14.4 レジスタ E7h S3 GPI マスク
        5. 6.4.14.5 レジスタ E8h S3 タコメータ マスク
        6. 6.4.14.6 レジスタ E9h S3 温度 / 電圧マスク
        7. 6.4.14.7 レジスタ EAh S4/5 GPI マスク
        8. 6.4.14.8 レジスタ EBh S4/5 温度 / 電圧マスク
      15. 6.4.15 その他のマスク レジスタ
        1. 6.4.15.1 レジスタ ECh GPI エラー マスク
        2. 6.4.15.2 Register EDh 各種エラー マスク
        3. 6.4.15.3 レジスタ EE および EFh ゾーン 1a およびゾーン 2a 調整レジスタ
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 電源オン
      2. 7.1.2 リセット
      3. 7.1.3 アドレス選択
      4. 7.1.4 デバイスのセットアップ
      5. 7.1.5 ラウンド ロビン電圧 / 温度変換サイクル
      6. 7.1.6 エラー ステータス レジスタ
        1. 7.1.6.1 ASF モード
      7. 7.1.7 マスキング、エラー ステータス、および ALERT
      8. 7.1.8 レイアウトおよびグランディング
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 サーマル ダイオード アプリケーション
        1. 7.2.1.1 ダイオードの非理想性
          1. 7.2.1.1.1 ダイオードの非理想係数が精度に及ぼす影響
          2. 7.2.1.1.2 システム全体の精度の計算
          3. 7.2.1.1.3 異なる非理想性の補償
  9. 8 レイアウト
    1. 8.1 推奨される実装
    2. 8.2 ノイズを最小限に抑えるための PCB レイアウト
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

LM94 56 ピン TSSOP パッケージ (パッケージ番号 DGG0056A を参照) 上面図図 4-1 56 ピン TSSOP パッケージ (パッケージ番号 DGG0056A を参照) 上面図
表 4-1 ピンの説明(1)
記号 ピン番号 種類 機能
GPIO_0/TACH1 1 デジタル I/O (オープン ドレイン) ファン タコメータ入力または汎用オープン ドレイン デジタル I/O として構成できます。
GPIO_1/TACH2 2 デジタル I/O (オープン ドレイン) ファン タコメータ入力または汎用オープン ドレイン デジタル I/O として構成できます。
GPIO_2/TACH3 3 デジタル I/O (オープン ドレイン) ファン タコメータ入力または汎用オープン ドレイン デジタル I/O として構成できます。
GPIO_3/TACH4 4 デジタル I/O (オープン ドレイン) ファン タコメータ入力または汎用オープン ドレイン デジタル I/O として構成できます。
GPIO_4 / P1_THERMTRIP 5 デジタル I/O (オープン ドレイン) 汎用オープン ドレイン デジタル I/O。CPU の THERMTRIP 信号を監視し、他のエラーをマスクするように構成できます。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
GPIO_5 / P2_THERMTRIP 6 デジタル I/O (オープン ドレイン) 汎用オープン ドレイン デジタル I/O。CPU の THERMTRIP 信号を監視し、他のエラーをマスクするように構成できます。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
GPIO_6 7 デジタル I/O (オープン ドレイン) CPU1 IERR の状態または汎用オープン ドレイン デジタル I/O の検出に使用できます。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
GPIO_7 8 デジタル I/O (オープン ドレイン) CPU2 IERR の状態または汎用オープン ドレイン デジタル I/O の検出に使用できます。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
VRD1_HOT 9 デジタル入力 CPU1 電圧レギュレータ HOT。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
VRD2_HOT 10 デジタル入力 CPU2 電圧レギュレータ HOT。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P2_VID6/ GPI8 11 デジタル入力 CPU2 VID6 入力。エラー イベントをトリガする汎用入力としても使用できます。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P1_VID6/ GPI9 12 デジタル入力 CPU1 VID6 入力。エラー イベントをトリガする汎用入力としても使用できます。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
SMBDAT 13 デジタル I/O (オープン ドレイン) 双方向システム管理バス データ。出力は 5V 許容のオープン ドレインとして構成されます。SMBus 2.0 準拠。
SMBCLK 14 デジタル入力 システム管理バス クロック。オープン ドレイン出力で駆動され、5V 許容。SMBus 2.0 準拠。
ALERT/XtestOut 15 デジタル出力 (オープン ドレイン) エラー イベントの発生を通知するために割り込み駆動システムで使用されるオープン ドレイン ALERT 出力。マスクされたエラー イベントは ALERT 出力をアクティブにすることはありません。XOR ツリー テスト モードでは、XOR ツリー出力として機能します。
RESET 16 デジタル I/O (オープン ドレイン) LM94 に最初に電源が印加されたときのオープン ドレイン リセット出力。3.3V スタンバイで電力供給されるデバイスのリセットとして使用されます。リセット後のこのピンは、リセット入力になります。詳細については「セクション 7.1.2」を参照。使用しない場合は、LM94 の誤動作を防止するために、このピンは外部プルアップ抵抗に接続する必要があります。
AGND 17 GROUND 入力 アナログ グランド。デジタル グランドとアナログ グランドはチップで接続し、両方を低ノイズのシステム グランドに接続する必要があります。アナログ グランドとデジタル グランドの間に電圧差があると、正しい結果が得られないことがあります。
VREF 18 アナログ出力 2.5V、外部 ADC リファレンス電圧、または VREF リファレンス電圧として使用
REMOTE1− 19 リモート サーマル ダイオード_1- 入力 (CPU 1 THERMDC) これは両方の CPU1 サーマル ダイオードからの負入力 (電流シンク) です。Pentium プロセッサの THERMDC ピンまたはダイオード接続の MMBT3904 NPN トランジスタのエミッタに接続されています。サーマル ダイオード電圧測定のために A/D への負入力として機能します。100pF コンデンサはオプションであり、REMOTE1− と REMOTE1+ の間に接続できます。
REMOTE1a+ 20 リモート サーマル ダイオード_1+ I/O (CPU1 THERMDA1) これは、最初の CPU1 サーマル ダイオードへの正の接続です。サーマル ダイオード電圧測定のために A/D への正入力として機能します。また、サーマル ダイオードを順方向にバイアスする電流源出力としても機能します。Pentium プロセッサの THERMDA ピンまたはダイオード接続の MMBT3904 NPN トランジスタのベースに接続されています。100pF コンデンサはオプションであり、REMOTE1− と各 REMOTE1+ の間に接続できます。
REMOTE2− 21 リモート サーマル ダイオード_2 - 入力 (CPU2 THERMDC) これは両方の CPU2 サーマル ダイオードからの負入力 (電流シンク) です。Pentium プロセッサの THERMDC ピンまたはダイオード接続された MMBT3904 NPN トランジスタのエミッタに接続されています。サーマル ダイオード電圧測定用の AD への負入力として機能します。100pF コンデンサはオプションで、REMOTE2− と 各 REMOTE2+ の間に接続できます。
REMOTE2a+ 22 リモート サーマル ダイオード_2+ I/O (CPU2 THERMDA1) これは、最初の CPU2 サーマル ダイオードへの正の接続です。サーマル ダイオード電圧測定のために A/D への正入力として機能します。また、サーマル ダイオードを順方向にバイアスする電流源出力としても機能します。Pentium プロセッサの THERMDA ピンまたはダイオード接続の MMBT3904 NPN トランジスタのベースに接続されています。100pF コンデンサはオプションであり、REMOTE2− と REMOTE2+ の間に接続できます。
AD_IN1/REMOTE1b+ 23 アナログ入力 (+12V1 または CPU1 THERMDA2) CPU1 電圧レギュレータ用、+12V レール 1 監視用アナログ入力。公称 ¾ スケールの読み取りで 12V がを 0.927V に減衰するような外部減衰抵抗が必要です。このピンは、CPU1 の 2 番目の正のサーマル ダイオード入力としても機能します。
AD_IN2/REMOTE2b+ 24 アナログ入力 (+12V2 または CPU2 THERMDA2) CPU2 電圧レギュレータ用、+12V レール 2 監視用アナログ入力。公称 ¾ スケールの読み取りで 12V がを 0.927V に減衰するような外部減衰抵抗が必要です。このピンは、CPU2 の 2 番目の正のサーマル ダイオード入力としても機能します。
AD_IN3 25 アナログ入力 (+12V3) メモリ / 3GIO スロット用、+12V レール 3 用アナログ入力。公称 ¾ スケールの読み取りで 12V がを 0.927V に減衰するような外部減衰抵抗が必要です。
AD_IN4 26 アナログ入力 (FSB_Vtt) 1.2V 監視用アナログ入力、公称 ¾ スケール読み取り
AD_IN5 27 アナログ入力 (3GIO/PXH/MCH_Core) 1.5V 監視用アナログ入力、公称 ¾ スケール読み取り
AD_IN6 28 アナログ入力 (ICH_Core) 1.5V 監視用アナログ入力、公称 ¾ スケール読み取り
AD_IN7 (P1_Vccp) 29 アナログ入力 (CPU1_Vccp) +Vccp (プロセッサ電圧) 監視用アナログ入力。
AD_IN8 (P2_Vccp) 30 アナログ入力 (CPU2_Vccp) +Vccp (プロセッサ電圧) 監視用アナログ入力。
AD_IN9 31 アナログ入力 (+3.3V) +3.3V 監視用アナログ入力、公称 ¾ スケール読み取り
AD_IN10 32 アナログ入力 (+5V) +5V 監視用アナログ入力、シルバー ボックス電源監視、公称 ¾ スケール読み取り
AD_IN11 33 アナログ入力 (SCSI_Core) +2.5V 監視用アナログ入力、公称 ¾ スケール読み取り。この入力の読み取り値はファン制御ロジックに送ることができるため、このピンは LM60 などのアナログ温度センサの監視にも使用できます。
AD_IN12 34 アナログ入力 (Mem_Core) +1.969V 監視用アナログ入力、公称 ¾ スケール読み取り。
AD_IN13 35 アナログ入力 (Mem_Vtt) +0.984V 監視用アナログ入力、公称 ¾ スケール読み取り。
AD_IN14 36 アナログ入力 (Gbit_Core) +0.984V S/B 監視用アナログ入力、公称 ¾ スケール読み取り。
AD_IN15 37 アナログ入力 (-12V) -12V 監視用アナログ入力。正のレベルへのスケーリングには外付け抵抗が必要です。1.236V でのフルスケール読み取り、公称 ¾ スケール読み取り。この入力の読み取り値はファン制御ロジックに送ることができるため、このピンは LM60 などのアナログ温度センサの監視にも使用できます。
Address Select 38 3 レベル アナログ入力 この入力は、LM94 の SMBus スレーブ アドレスの下位 2 ビットを選択します。
3.3V SB (AD_IN16) 39 POWER (VDD) +3.3V スタンバイ電力 LM94 の VDD 電源入力。通常、+3.3V スタンバイ電力に接続されています。
低消費電力状態での監視が必要ない場合は、LM94 に +3.3V で電力供給できますが、他のピンよりも先にこの入力に電力供給する必要があります。
このピンは、3.3V スタンバイ (SB) 電圧を監視するアナログ入力としても機能します。このピンは、100pF と並列に 0.1µF でバイパスする必要があります。10µF のバルク容量がすぐそばにあり、100pF が電源ピンに最も近くなければなりません。
GND 40 グランド デジタル グランド。デジタル グランドとアナログ グランドはチップで接続し、両方を低ノイズのシステム グランドに接続する必要があります。アナログ グランドとデジタル グランドの間に電圧差があると、正しい結果が得られないことがあります。
PWM1 41 デジタル出力 (オープン ドレイン) ファン制御出力 1。
PWM2 42 デジタル出力 (オープン ドレイン) ファン制御出力 2。
P1_VID0/P1_VID7 43 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P1_VID1 44 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P1_VID2 45 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P1_VID3 46 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P1_VID4 47 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P1_VID5 48 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P1_PROCHOT 49 デジタル I/O (オープン ドレイン) 双方向レベル シフタ経由で CPU1 PROCHOT (プロセッサ ホット) 信号に接続されています。TTL 入力ロジック レベルをサポートしています。
P2_PROCHOT 50 デジタル I/O (オープン ドレイン) 双方向レベル シフタ経由で CPU2 PROCHOT (プロセッサ ホット) 信号に接続されています。TTL 入力ロジック レベルをサポートしています。
P2_VID0/P2_VID7 51 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P2_VID1 52 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P2_VID2 53 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P2_VID3 54 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P2_VID4 55 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
P2_VID5 56 デジタル入力 プロセッサからの電圧識別信号。TTL 入力ロジック レベルと AGTL 互換入力ロジック レベルをサポートしています。
(1) オーバースコアは、信号がアクティブ Low (Not) であることを示します。