JAJSTH6M July   1999  – March 2024 SN65LVDS1 , SN65LVDS2 , SN65LVDT2

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスのオプション
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 ドライバの電気的特性
    6. 6.6 レシーバの電気的特性
    7. 6.7 ドライバのスイッチング特性
    8. 6.8 レシーバのスイッチング特性
    9. 6.9 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 SN65LVDS1 の特長
        1. 8.3.1.1 ドライバ出力電圧とパワーオン リセット
        2. 8.3.1.2 ドライバのオフセット
        3. 8.3.1.3 5V 入力許容範囲
        4. 8.3.1.4 NC ピン
        5. 8.3.1.5 ドライバの等価回路図
      2. 8.3.2 SN65LVDS2 および SN65LVDT2 の特長
        1. 8.3.2.1 レシーバの開路フェイルセーフ
        2. 8.3.2.2 レシーバ出力電圧とパワーオン リセット
        3. 8.3.2.3 同相範囲と供給電圧との関係
        4. 8.3.2.4 汎用コンパレータ
        5. 8.3.2.5 レシーバの等価回路図
        6. 8.3.2.6 NC ピン
    4. 8.4 デバイスの機能モード
      1. 8.4.1 VCC < 1.5V での動作
      2. 8.4.2 1.5V ≤ VCC < 2.4Vでの動作
      3. 8.4.3 2.4V ≤ VCC < 3.6Vでの動作
      4. 8.4.4 SN65LVDS1 の真理値表
      5. 8.4.5 SN65LVDS2 と SN65LVDT2 の真理値表
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 ポイント ツー ポイント通信
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
          1. 9.2.1.2.1  ドライバ電源電圧
          2. 9.2.1.2.2  ドライバ バイパス容量
          3. 9.2.1.2.3  ドライバの入力電圧
          4. 9.2.1.2.4  ドライバ出力電圧
          5. 9.2.1.2.5  メディアの相互接続
          6. 9.2.1.2.6  PCB の伝送ライン
          7. 9.2.1.2.7  終端抵抗
          8. 9.2.1.2.8  ドライバ NC ピン
          9. 9.2.1.2.9  レシーバ電源電圧
          10. 9.2.1.2.10 レシーバ バイパス容量
          11. 9.2.1.2.11 レシーバの入力同相範囲
          12. 9.2.1.2.12 レシーバの入力信号
          13. 9.2.1.2.13 レシーバ出力信号
          14. 9.2.1.2.14 レシーバ NC ピン
      2. 9.2.2 アプリケーション曲線
      3. 9.2.3 マルチドロップ通信
        1. 9.2.3.1 設計要件
        2. 9.2.3.2 詳細な設計手順
          1. 9.2.3.2.1 メディアの相互接続
        3. 9.2.3.3 アプリケーション曲線
  11. 10電源に関する推奨事項
  12. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 マイクロストリップとストリップラインのトポロジ
      2. 11.1.2 誘電体の種類と基板構造
      3. 11.1.3 推奨されるスタック レイアウト
      4. 11.1.4 パターン間の分離
      5. 11.1.5 クロストークおよびグランド バウンスの最小化
      6. 11.1.6 デカップリング
    2. 11.2 レイアウト例
  13. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイス サポート
      1. 12.1.1 その他の LVDS 製品
    2. 12.2 サード・パーティ製品に関する免責事項
    3. 12.3 ドキュメントのサポート
      1. 12.3.1 関連情報
    4. 12.4 ドキュメントの更新通知を受け取る方法
    5. 12.5 サポート・リソース
    6. 12.6 商標
    7. 12.7 静電気放電に関する注意事項
    8. 12.8 用語集
  14. 13改訂履歴
  15. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|8
  • DBV|5
サーマルパッド・メカニカル・データ
発注情報

8.1 概要

SN65LVDS1 デバイスは、シングル チャネルの低電圧差動信号 (LVDS) ライン ドライバです。公称 3.3V の単一電源で動作しますが、最低 2.4V、最大 3.6V に対応可能です。SN65LVDS1 への入力信号は LVTTL 信号です。デバイスの出力は、LVDS 規格 (TIA/EIA-644) に準拠した差動信号です。差動出力信号は、公称 340mV の信号レベルで動作し、同相電圧は 1.2V です。差動出力電圧がこのように低いため、放射エネルギーが小さくなりますが、これは信号のスルーレートに依存します。出力の差動特性により、駆動信号で発生する可能性のある同相結合信号への耐性があります。

SN65LVDS1 デバイスは、100Ω の伝送ラインを駆動するよう設計されています。この伝送ラインには、プリント基板 (PCB) または相互接続ケーブルを使用できます。伝送ラインでは、伝送ラインが相互接続の特性インピーダンスに等しい負荷で終端されたときに、最適な信号品質と電力供給が実現します。同様に、駆動される 100Ω の伝送ラインも整合抵抗で終端する必要があります。

SN65LVDS2 デバイスは、シングル チャネルの LVDS ライン レシーバです。また、公称 3.3V の単一電源でも動作しますが、最低 2.4V、最大 3.6V に対応可能です。SN65LVDS2 への入力信号は、差動 LVDS 信号です。このデバイスの出力は LVTTL デジタル信号です。この LVDS レシーバは、受信信号に対応した正しい状態の LVDS レシーバが、0.05V～2.35V の同相電圧の入力信号を受信できるかどうかを決定するため、±100mV の入力信号を必要とします。LVDS ドライバの同相出力電圧は 1.2V であるため、SN65LVDS2 は、ドライバとレシーバの間の 1V グランド シフトで動作している場合、ラインの状態を正しく判定します。

SN65LVDT2 は、シングル チャネル LVDS レシーバでもあります。このデバイスは SN65LVDS2 と異なり、終端抵抗とレシーバが内蔵されています。この終端は、前述のマッチングされた負荷ライン終端を置き換えます。SN65LVDT2 は、ポイント ツー ポイント システム、またはマルチドロップ バス上で最後のレシーバである場合はマルチドロップ システムで使用できます。バス全体の負荷インピーダンスが変化し、複数の反射と信号の歪みが発生するため、SN65LVDT2 デバイスはマルチドロップ システムのすべてのノードで使用するべきではありません。