JAJSTH6M July   1999  – March 2024 SN65LVDS1 , SN65LVDS2 , SN65LVDT2

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスのオプション
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 ドライバの電気的特性
    6. 6.6 レシーバの電気的特性
    7. 6.7 ドライバのスイッチング特性
    8. 6.8 レシーバのスイッチング特性
    9. 6.9 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 SN65LVDS1 の特長
        1. 8.3.1.1 ドライバ出力電圧とパワーオン リセット
        2. 8.3.1.2 ドライバのオフセット
        3. 8.3.1.3 5V 入力許容範囲
        4. 8.3.1.4 NC ピン
        5. 8.3.1.5 ドライバの等価回路図
      2. 8.3.2 SN65LVDS2 および SN65LVDT2 の特長
        1. 8.3.2.1 レシーバの開路フェイルセーフ
        2. 8.3.2.2 レシーバ出力電圧とパワーオン リセット
        3. 8.3.2.3 同相範囲と供給電圧との関係
        4. 8.3.2.4 汎用コンパレータ
        5. 8.3.2.5 レシーバの等価回路図
        6. 8.3.2.6 NC ピン
    4. 8.4 デバイスの機能モード
      1. 8.4.1 VCC < 1.5V での動作
      2. 8.4.2 1.5V ≤ VCC < 2.4Vでの動作
      3. 8.4.3 2.4V ≤ VCC < 3.6Vでの動作
      4. 8.4.4 SN65LVDS1 の真理値表
      5. 8.4.5 SN65LVDS2 と SN65LVDT2 の真理値表
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 ポイント ツー ポイント通信
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
          1. 9.2.1.2.1  ドライバ電源電圧
          2. 9.2.1.2.2  ドライバ バイパス容量
          3. 9.2.1.2.3  ドライバの入力電圧
          4. 9.2.1.2.4  ドライバ出力電圧
          5. 9.2.1.2.5  メディアの相互接続
          6. 9.2.1.2.6  PCB の伝送ライン
          7. 9.2.1.2.7  終端抵抗
          8. 9.2.1.2.8  ドライバ NC ピン
          9. 9.2.1.2.9  レシーバ電源電圧
          10. 9.2.1.2.10 レシーバ バイパス容量
          11. 9.2.1.2.11 レシーバの入力同相範囲
          12. 9.2.1.2.12 レシーバの入力信号
          13. 9.2.1.2.13 レシーバ出力信号
          14. 9.2.1.2.14 レシーバ NC ピン
      2. 9.2.2 アプリケーション曲線
      3. 9.2.3 マルチドロップ通信
        1. 9.2.3.1 設計要件
        2. 9.2.3.2 詳細な設計手順
          1. 9.2.3.2.1 メディアの相互接続
        3. 9.2.3.3 アプリケーション曲線
  11. 10電源に関する推奨事項
  12. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 マイクロストリップとストリップラインのトポロジ
      2. 11.1.2 誘電体の種類と基板構造
      3. 11.1.3 推奨されるスタック レイアウト
      4. 11.1.4 パターン間の分離
      5. 11.1.5 クロストークおよびグランド バウンスの最小化
      6. 11.1.6 デカップリング
    2. 11.2 レイアウト例
  13. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイス サポート
      1. 12.1.1 その他の LVDS 製品
    2. 12.2 サード・パーティ製品に関する免責事項
    3. 12.3 ドキュメントのサポート
      1. 12.3.1 関連情報
    4. 12.4 ドキュメントの更新通知を受け取る方法
    5. 12.5 サポート・リソース
    6. 12.6 商標
    7. 12.7 静電気放電に関する注意事項
    8. 12.8 用語集
  14. 13改訂履歴
  15. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|8
  • DBV|5
サーマルパッド・メカニカル・データ
発注情報

11.1.5 クロストークおよびグランド バウンスの最小化

クロストークを低減するには、高周波電流の帰路を、発生元のパターンにできるだけ近い場所に配置することが重要です。通常、グランド プレーンでこれを実現できます。リターン電流は常に最小のインダクタンスのパスを選択するため、元のパターンのすぐ下に戻る可能性が最も高く、クロストークを最小化できます。電流ループの面積を小さくすると、クロストークの可能性も低くなります。パターンをできる限り短くし、その下に連続したグランド プレーンを配置することで、放射される電磁界強度を最小化できます。グランド プレーンが不連続だと帰路のインダクタンスが増加するため、回避する必要があります。