JAJSRD1B August   2014  – February 2024 THS4541

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性：(Vs+) – Vs– = 5V
    6. 6.6 電気的特性：(Vs+) – Vs– = 3 V
    7. 6.7 代表的特性 (5V 単一電源)
    8. 6.8 代表的特性：3V 単一電源
    9. 6.9 代表的特性：電源電圧範囲：3V～5V
  8. 7 パラメータ測定情報
    1. 7.1 特性評価回路の例
    2. 7.2 周波数応答の形状係数
    3. 7.3 I/O ヘッドルームに関する検討事項
    4. 7.4 出力 DC 誤差およびドリフトの計算値と、抵抗の不均衡の影響
    5. 7.5 ノイズ解析
    6. 7.6 高調波歪みに影響を与える要因
    7. 7.7 容量性負荷の駆動
    8. 7.8 熱解析
  9. 8 詳細説明
    1. 8.1 概要
      1. 8.1.1 用語とアプリケーションの前提条件
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 差動 I/O
      2. 8.3.2 パワーダウン制御ピン (PD)
        1. 8.3.2.1 電源シャットダウン動作時の特長
      3. 8.3.3 入力オーバードライブ動作
    4. 8.4 デバイスの機能モード
      1. 8.4.1 シングルエンド ソースから差動出力への動作
        1. 8.4.1.1 シングルエンド入力から差動出力への変換における AC 結合信号パスの検討事項
        2. 8.4.1.2 シングルエンドから差動への変換における DC 結合入力信号パスの検討事項
        3. 8.4.1.3 FDA のシングルエンドから差動構成への変換を行うための抵抗設計式
        4. 8.4.1.4 シングルエンドから差動 FDA 構成における入力インピーダンス
      2. 8.4.2 差動入力から差動出力への動作
        1. 8.4.2.1 AC 結合された差動入力から差動出力への設計の問題
        2. 8.4.2.2 DC 結合された差動入力から差動出力への設計の問題
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 Designing Attenuators
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 高性能 ADC とのインターフェイス
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
        3. 9.2.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 TINA シミュレーション・モデルの機能
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.4.1.3 FDA のシングルエンドから差動構成への変換を行うための抵抗設計式

FDA の周囲に抵抗を設定し、シングルエンド入力信号から差動出力への変換を行う設計式は、いくつかの方向からアプローチできます。ここでは、結果を簡略化するために以下の重要な仮定をしています。

  • 帰還抵抗は最初に選択し、両側で同じ値に設定します。
  • 加算結合部から信号源およびグランド (または非信号入力側のバイアス電圧) への DC および AC インピーダンスは、等しくなるように設定し、FDA の両側で帰還分圧器の平衡を維持します。

これらの仮定のどちらも標準的なものであり、FDA の信号路を通過するうえで最高のダイナミック レンジを達成することを意図しています。

帰還抵抗の値を選択した後、Rt (信号入力側のグランドへの終端抵抗)、Rg1 (信号路の入力ゲイン抵抗)、Rg2 (非信号入力側のマッチング ゲイン抵抗) を求めます。図 7-1 および 図 7-3 を参照してください。同じ抵抗ソリューションを、AC 結合パスと DC 結合パスのどちらにも適用できます。入力信号チェーンにブロッキング コンデンサを追加するのは簡単なオプションです。これらのブロッキング コンデンサを Rt 素子の後に追加する (図 7-1 を参照) ことで、出力 Vocm からグランドへのフィードバック パスの DC 電流を取り除くという利点があります。

Rt と Rg1 のソリューションに対するこれまでのアプローチ (入力をソース インピーダンス Rs に一致させる必要がある場合) は、反復アプローチに従います。この複雑性の要因は、Rg1 入力のアクティブな入力インピーダンスです。FDA をシングルエンド信号の差動への変換のために使用する場合、FDA 入力の同相入力電圧は入力信号とともに変動し、Rg2 素子の電流として反転された出力信号を生成する必要があります。より最近のソリューションを 式 7 に示します。ここで、Rt の二次式により正確に必要とされる値で解決されます。この二次式は、マッチングされた入力インピーダンスとターゲット ゲインの同時ソリューションによって導き出されます。これには、以下の入力のみが必要です。

  1. 選択した Rf 値。
  2. Rt の入力から差動出力電圧への目標電圧ゲイン (Av)。
  3. Rs のマッチングのための Rt と Rg1 の接合部の目的の入力インピーダンス。

次の式で Rt の二次式を解くことにより、解を求める手順を開始します。

式 7. GUID-FDB6A688-DA98-4335-96FD-720203E8F6FD-low.gif

二次式では、解の範囲に制限があります。特に、Rf と Rs を選択した後で、あるゲインを超えると、式 7 が負の Rt の値を求め始める物理的に最大のゲインが存在します (入力マッチングが要件である場合)。Rf を選択した場合、式 8 を使用して、最大ゲインが目的のゲインより大きいことを確認します。

式 8. GUID-D6735D51-DC77-45F2-9BF3-EF53ECD733EF-low.gif

実現可能な Avmax が目的の値より小さい場合は、Rf の値を増やします。Rt を 式 7 から求めると、Rg1 素子は 式 9 で与えられます。

式 9. GUID-B0FF8F63-D747-40F8-BA32-BB7CA5736696-low.gif

次に、最も簡単なアプローチは、非信号入力側でシングルの Rg2 = Rt || Rs + Rg1 を使用することです。多くの場合、このアプローチは個別の Rg1 素子と Rs 素子として示されます。これらの個別の素子を使用すると、2 つのフィードバック パスでより適切にデバイダのマッチングを行うことができますが、往々にしてシングルの Rg2 を使用することで問題ありません。Rg2 の直接的なソリューションを、次の 式 10 に示します。

式 10. GUID-D76DB3AB-18FC-445B-AA57-F8A48F790A2C-low.gif

この設計の順序は、Rs とマッチングする目標入力インピーダンス、マッチングされた入力から差動出力電圧までの信号ゲイン Av、選択する Rf 値です。THS4541 の特性評価のために選択された公称 Rf 値は 402Ω です。すでに説明したように、小さくするとノイズと位相マージンが改善されますが、全出力負荷インピーダンスが低下し、高調波歪が低下する可能性があります。大きくすると出力ノイズが大きくなり、入力容量に対する帰還ポールの関係でループ位相マージンが小さくなる可能性がありますが、出力の全負荷が減少します。式 8～式 10 を使用して 1 から Avmax < 14.3V/V までターゲット ゲインをスイープすると 表 8-1 が得られます。これは、Rt、Rg1、Rg2 の正確な値を示します。ここで、2 つの帰還抵抗を 402Ω に設定しながら、50Ω のソースをマッチングさせる必要があります。1% 標準値のソリューションの 1 つを 表 8-1 に示します。ここでは、結果として得られる実際の入力インピーダンス、目標に対する % の誤差とゲインも示されています。

表 8-1 シングルエンドから差動への FDA 設計に必要な抵抗、ステッピング ゲイン、
1V/V～14V/V(1)
Av Rt、EXACT (Ω) Rt 1% Rg1、EXACT (Ω) Rg1 1% Rg2、EXACT (Ω) Rg2 1% 実際の ZIN Rs に対する %ERR 実際のゲイン Av に対する %ERR
1 55.2 54.9 395 392 421 422 49.731 -0.54% 1.006 0.62%
2 60.1 60.4 193 191 220 221 50.171 0.34% 2.014 0.72%
3 65.6 64.9 123 124 151 150 49.572 -0.86% 2.983 -0.57%
4 72.0 71.5 88.9 88.7 118 118 49.704 -0.59% 4.005 0.14%
5 79.7 80.6 68.4 68.1 99.2 100 50.451 0.90% 5.014 0.28%
6 89.1 88.7 53.7 53.6 85.7 86.6 49.909 -0.18% 6.008 0.14%
7 101 102 43.5 43.2 77.1 76.8 50.179 0.36% 7.029 0.42%
8 117 118 35.5 35.7 70.6 69.8 50.246 0.49% 7.974 -0.32%
9 138 137 28.8 28.7 65.4 64.9 49.605 -0.79% 9.016 0.18%
10 170 169 23.5 23.7 62.0 61.9 50.009 0.02% 9.961 -0.39%
11 220 221 18.8 18.7 59.6 59.0 49.815 -0.37% 11.024 0.22%
12 313 316 14.7 14.7 57.9 57.6 50.051 0.10% 11.995 -0.04%
13 545 549 10.9 11.0 56.7 56.2 49.926 -0.15% 12.967 -0.25%
14 2209 2210 7.26 7.32 56.2 56.2 50.079 0.16% 13.986 -0.10%
(1) Rf = 402Ω、Rs = 50Ω、AvMAX = 14.32V/V。

これらの式と設計フローは、すべての FDA に適用されます。帰還抵抗値を開始点として使用することは、LMH6554 などの電流帰還ベースの FDA では、これらの帰還抵抗の値によって周波数応答の平坦度が決まり、非常に便利です。他のソース インピーダンス、Rf 値、ゲイン範囲は、ここに示す式を使用して類似の表を作成できます。

ゲインが大きい場合、Rg1 の値は非常に小さいことに注意してください。例えば、14V/V のゲインでは、7.32Ω の標準値が同相モードループの動作によって変換され、入力同相モード電圧を変化させて 50Ω の入力マッチングのようになります。このアクティブな入力インピーダンスにより、高いゲインで入力換算ノイズが改善されます。「セクション 7.5」セクションを参照してください。TINA モデルでは、このシングルエンドから差動構成へアクティブに設定された入力インピーダンスが正しく表示され、ゲイン、入力インピーダンス、応答形状、ノイズの問題を検証するための優れたツールになっています。