JAJSJN8C January   2016  – August 2020 TPD3S714-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings—AEC Specification
    3. 6.3 ESD Ratings—IEC Specification
    4. 6.4 ESD Ratings—ISO Specification
    5. 6.5 Recommended Operating Conditions
    6. 6.6 Thermal Information
    7. 6.7 Electrical Characteristics
    8. 6.8 Timing Requirements
    9. 6.9 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1  AEC-Q100 Qualified
      2. 8.3.2  Short-to-Battery and Short-to-Ground Protection on VBUS_CON
      3. 8.3.3  Short-to-Battery and Short-to-VBUS Protection on VD+, VD–
      4. 8.3.4  ESD Protection on VBUS_CON, VD+, VD–
      5. 8.3.5  Low RON nFET VBUS Switch
      6. 8.3.6  High Speed Data Switches
      7. 8.3.7  Hiccup Current Limit
      8. 8.3.8  Fast Overvoltage Response Time
      9. 8.3.9  Integrated Input Enable
      10. 8.3.10 Fault Output Signal
      11. 8.3.11 Thermal Shutdown Feature
      12. 8.3.12 16-pin SSOP Package
    4. 8.4 Device Functional Modes
      1. 8.4.1 Normal Operation
      2. 8.4.2 Overvoltage Condition
      3. 8.4.3 Overcurrent Condition
      4. 8.4.4 Short-Circuit Condition
      5. 8.4.5 Device Logic Tables
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Short-to-Battery Tolerance
        2. 9.2.2.2 Maximum Current on VBUS
        3. 9.2.2.3 USB Data Rate
      3. 9.2.3 Application Curves
  10. 10Power Supply Recommendations
    1. 10.1 VBUS Path
    2. 10.2 VIN Pin
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12Device and Documentation Support
    1. 12.1 Documentation Support
      1. 12.1.1 Related Documentation
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 Support Resources
    4. 12.4 Trademarks
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 Glossary
  13. 13Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

TPD3S714-Q1 は、車載用 USB ハブ、ヘッド・ユニット、リア・シート用エンターテインメント、テレマティクス、メディア・インターフェイス・アプリケーションにおける USB コネクタの VBUS およびデータ・ラインのバッテリ短絡、短絡、ESD 保護のためのシングルチップ・ソリューションです。この統合型データ・スイッチは、USB のバッテリ短絡イベント中も最小限の信号劣化でクラス最高の帯域幅を提供します。1GHz という広い帯域幅により、車載 USB 環境で一般的な長いキャプティブ・ケーブルでも USB 2.0 ハイスピード (480Mbps) のクリーンなアイ・ダイアグラムを得ることができます。

バッテリへの短絡保護機能は、VBUS_CON、VD+、VD– ピンのすべての過電圧条件から内部システム回路を保護します。これらのピンのホットプラグおよび DC イベントのために、TPD3S714-Q1 は最大 18V の過電圧に対応できます。過電圧保護回路は業界でも最も信頼性の高いバッテリ短絡絶縁を行い、スイッチをシャットオフして、危険な電圧や電流スパイクから上流のトランシーバを保護します。VBUS_CON ピンは、最大 0.5A の高精度電流制限付きロード・スイッチにも使用できます。過電流保護回路は、グランドへの短絡中にアップストリーム・レールがドループしないように、電流を自動的に制限します。またこのデバイスは、VBUS_CON、VD+、VD– ピンにシステム・レベルの IEC 61000-4-2 および ISO 10605 ESD 保護を組み込んでいるため、外付けの高耐圧低容量 ESD ダイオードは不要です。

製品情報(1)
型番パッケージ本体サイズ（公称）
TPD3S714-Q1SSOP (16)4.90mm×3.90mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-A6B575D4-9253-4865-AEDE-308E2291CEDD-low.gif代表的なアプリケーション回路図