JAJS428N April 1998 – July 2022 TPS3820 , TPS3823 , TPS3824 , TPS3825 , TPS3828
PRODUCTION DATA
TPS3820、TPS3823、TPS3824、TPS3828 デバイスにはウォッチドッグ・タイマがあり、リセット信号の発行を避けるために、WDI 信号を正または負に遷移させて定期的にトリガする必要があります。監視対象のシステムがタイムアウト期間 ttout 内にウォッチドッグ回路を再トリガしない場合、RESET は、期間 td にわたってアクティブになります。また、このイベントは、ウォッチドッグ・タイマを再初期化します。
ウォッチドッグ・タイマは、WDI ピンをシステムから切断することで無効にできます。WDI ピンが高インピーダンス状態であることを検出すると、TPS3820、TPS3823、TPS3824、またはTPS3828 は、RESET がアサートされないようにするため、独自の WDI パルスを生成します。この動作が望ましくない場合は、WDI とグランドの間に 1kΩ の抵抗を接続します。この抵抗により、TPS3820、TPS3823、TPS3824、またはTPS3828は、WDI が高インピーダンス状態でないことを検出できます。
WDI ピンへの入力がアクティブ (HIGH と LOW の間を遷移) であり、TPS3820、TPS3823、TPS3824、またはTPS3828 が RESET をアサートしているアプリケーションでは、入力電圧が VIT– を超えた後も、RESETは ロジック LOW に固定されたままです。 リセット信号がアサートされているときにも、アプリケーションが WDI への入力をアクティブにする必要がある場合は、デバイスの A バージョンまたは FET を使用して WDI 信号をデカップリングする必要があります。リセットがアサートされている間に WDI パルスを受信した場合、A バージョンはリセット信号をアサート状態にラッチしません。外付け FET は、RESET がアサートされたときに WDI 入力を切断することで WDI 信号をデカップリングします。 詳細については、「リセット・イベント中の WDI デカップリング」を参照してください。 A バージョンのデバイスはこのFETを必要としませんが、実際にはこの FET を備えた回路で動作しています。 したがって、A バージョン は、A 以外のバージョンと下位互換性があります。