JAJSSK4B December   2023  – October 2025 TPSM64404 , TPSM64406 , TPSM64406E

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD Ratings
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 システム特性
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  入力電圧範囲 (VIN1、VIN2)
      2. 7.3.2  EN ピンを有効にして VIN UVLO として使用する
      3. 7.3.3  CONFIG デバイス構成ピン
      4. 7.3.4  可変スイッチング周波数
      5. 7.3.5  スペクトラム拡散
      6. 7.3.6  可変出力電圧 (FB)
      7. 7.3.7  入力コンデンサ
      8. 7.3.8  出力コンデンサ
      9. 7.3.9  SYNC によりクロック同期とモード選択が可能
      10. 7.3.10 パワー グッド出力電圧の監視
      11. 7.3.11 バイアス電源レギュレータ (VCC、VOSNS)
      12. 7.3.12 過電流保護 (OCP)
      13. 7.3.13 サーマル シャットダウン
    4. 7.4 デバイスの機能モード
      1. 7.4.1 シャットダウンモード
      2. 7.4.2 スタンバイ モード
      3. 7.4.3 アクティブ モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計 1 – 高効率デュアル出力同期整流降圧レギュレータ (3A で 5V、3A で 3.3V)
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 WEBENCH® ツールによるカスタム設計
          2. 8.2.1.2.2 出力電圧の設定ポイント
          3. 8.2.1.2.3 スイッチング周波数の選択
          4. 8.2.1.2.4 入力コンデンサの選択
          5. 8.2.1.2.5 出力コンデンサの選択
          6. 8.2.1.2.6 他の検討事項
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 設計 1 – 産業用アプリケーション向け高効率 8A (10A ピーク) 同期整流降圧レギュレータ
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
          1. 8.2.2.2.1 出力電圧の設定ポイント
          2. 8.2.2.2.2 スイッチング周波数の選択
          3. 8.2.2.2.3 入力コンデンサの選択
          4. 8.2.2.2.4 出力コンデンサの選択
          5. 8.2.2.2.5 その他の接続
        3. 8.2.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 熱設計およびレイアウト
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
      2. 9.1.2 開発サポート
        1. 9.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.3 CONFIG デバイス構成ピン

CISPR 25 および車載用 EMI 要件への準拠を簡素化するために、いくつかの機能が搭載されています。入力コンデンサのリップル電流と EMI フィルタのサイズを小さくするために、2 相、4 相、または 6 相のスタックで動作するようにデバイスを構成でき、位相数に基づいて、対応する位相シフト インターリーブ動作が可能です。たとえば、4 相構成の場合、90°位相差のあるクロック出力構成は、カスケード接続されたマルチチャネルまたはマルチフェーズ電力段に適しています。スイッチング周波数は最高2.2MHzまで抵抗により設定可能で、外部クロック ソースと同期できるため、ノイズに敏感な用途のビート周波数を除去できます。オプションのスペクトラム拡散変調により、EMI 性能をさらに向上させることができます。

CONFIG 端子は、デュアル出力または単一出力マルチフェーズ動作用にデバイスを設定するために使用します。また、スペクトラム拡散は、さまざまな抵抗値を使ってオンとオフを切り替えることができます。

表 7-1 RCONFIG 抵抗の選択

RCONFIG (kΩ)

モード

スペクトラム拡散

0

デュアル出力

なし

9.53

2 相 1 次側

なし

19.1

4 相 1 次側

 なし

29.4

6 相 1 次側

 なし

41.2

セカンダリ

該当なし

56.2

2 相 1 次側

あり

73.2

4 相 1 次側

あり

93.1

6 相 1 次側

あり

121

デュアル出力

あり

単一出力マルチフェーズ動作で構成した場合、VOSNS2 ピンはエラー アンプ (COMP) の出力になり、制御ループを補償するためにこのピンに抵抗とコンデンサが必要です。RC = 11kΩ、CC = 2.2nF は、多くの設計の初期評価に使用できます。抵抗を大きくするとループ ゲインが高くなり、出力コンデンサを大きくする必要があります。容量を小さくすると、デバイスのループ応答が増加し、過渡現象が高速化しますが、クロスオーバー周波数での位相マージンが小さくなる可能性があり、出力キャパシタンスを調整する必要がある場合があります。表 7-2 に、各種出力構成に対するいくつかの設定を示します。

表 7-2 代表的な部品表
モード VOUT1 VOUT2 FREQUENCY COUT (各位相) CIN + CHF (各位相) RC CC
デュアル 3.3V 5V 500kHz 47 + 22µF 2 × 10µF + 1 × 100nF 内部 内部
デュアル 3.3V 5V 2100kHz 2 × 22μF 1 × 10µF + 1 × 100nF 内部 内部
SINGLE 3.3V 3.3V 500kHz 47 + 22µF 2 × 10µF + 1 × 100nF 11kΩ 2.2nF
SINGLE 5V 5V 2100kHz 2 × 22μF 1 × 10µF + 1 × 100nF 11kΩ 2.2nF
TPSM64404 TPSM64406 TPSM64406E 高効率、単一出力 2 相降圧コンバータ図 7-3 高効率、単一出力 2 相降圧コンバータ
TPSM64404 TPSM64406 TPSM64406E 高効率、単一出力 4 相降圧コンバータ図 7-4 高効率、単一出力 4 相降圧コンバータ
TPSM64404 TPSM64406 TPSM64406E 高効率、単一出力 6 相降圧コンバータ図 7-5 高効率、単一出力 6 相降圧コンバータ