JAJSJ34H April   1997  – October 2024 UC1842 , UC1843 , UC1844 , UC1845 , UC2842 , UC2843 , UC2844 , UC2845 , UC3842 , UC3843 , UC3844 , UC3845

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ピンの詳細説明
        1. 7.3.1.1 COMP
        2. 7.3.1.2 VFB
        3. 7.3.1.3 ISENSE
        4. 7.3.1.4 RT/CT
        5. 7.3.1.5 GROUND
        6. 7.3.1.6 出力
        7. 7.3.1.7 VCC
        8. 7.3.1.8 VREF
      2. 7.3.2  パルス単位の電流制限
      3. 7.3.3  電流検出
      4. 7.3.4  出力抵抗の低いエラー アンプ
      5. 7.3.5  低電圧誤動作防止
      6. 7.3.6  発振器
      7. 7.3.7  同期
      8. 7.3.8  シャットダウン技法
      9. 7.3.9  勾配補償
      10. 7.3.10 ソフト スタート
      11. 7.3.11 電圧モード
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作
      2. 7.4.2 UVLO モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 開ループのテスト装置
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  入力バルク容量と最小バルク電圧
        2. 8.2.2.2  トランスの巻線比と最大デューティ サイクル
        3. 8.2.2.3  トランスのインダクタンスとピーク電流
        4. 8.2.2.4  出力コンデンサ
        5. 8.2.2.5  電流検出ネットワーク
        6. 8.2.2.6  ゲート ドライブ抵抗
        7. 8.2.2.7  VREF コンデンサ
        8. 8.2.2.8  RT/CT
        9. 8.2.2.9  スタートアップ回路
        10. 8.2.2.10 電圧帰還補償
          1. 8.2.2.10.1 電力段の極とゼロ
          2. 8.2.2.10.2 スロープ補償
          3. 8.2.2.10.3 開ループ・ゲイン
          4. 8.2.2.10.4 補償ループ
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 フィードバック配線
        2. 8.4.1.2 バイパス コンデンサ
        3. 8.4.1.3 補償部品
        4. 8.4.1.4 配線とグランド プレーン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.6 発振器

発振器により、最大 500kHz のスイッチング周波数を使用できます。出力ゲート ドライブは、UCx842 および UCx843 デバイスの発振器と同じ周波数で、100% に近いデューティ サイクルで動作できます。UCx844 および UCx845 デバイスでは、出力周波数は発振器の半分です。これは、内部の T フリップ フロップによって 2 クロック サイクルごとに出力がブランクになるためです。このため、これらのデバイスの最大デューティ サイクルはスイッチング周波数の 50% 未満になります。VREF から RT/CT に接続される外付け抵抗 RRT は、RT/CT から GROUND に接続されるタイミング コンデンサ CCT の充電電流を設定します。内部発振器の正のランプ時間を設定するため、RT/CT の RRT 値は 5kΩ より大きくすることを推奨します。RRT の値を 5kΩ 以上にすると、内部インピーダンスと外部の発振器設定抵抗との間で良好な比率が維持され、温度変化に対する周波数変化が最小限に抑えられます。推奨される最小値より小さい値を使用すると、温度、部品の公差、またはプロセスの変動に対して周波数ドリフトが発生する可能性があります。

発振器の波形のピーク ツー ピーク振幅は、UCx84x デバイスでは 1.7V です。UCx842 および UCx843 の最大デューティ サイクルは約 100% ですが、UCx844 および UCx845 は内部のトグル フリップ フロップによって最大 50% にクランプされます。このデューティ サイクルのクランプは、ほとんどのフライバックおよびフォワード コンバータに利点があります。IC の性能を最適化するには、デッドタイムが発振器のクロック周期の 15% を超えないようにする必要があります。放電電流は室温において通常 6mA で、これによりデッドタイムが設定されます。図 6-9 を参照してください。放電中またはデッドタイム中は、内部クロック信号によって出力が Low 状態になります。これにより、最大デューティ サイクル DMAX が次のように制限されます。

式 7. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845

式 8 は UCx842 および UCx843 ユニットに適用されます。これは、OUTPUT が発振器と同じ周波数でスイッチングされ、最大デューティ サイクルが約 100% に達する可能性があるためです。

式 8. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845

式 8 は UCx844 および UCx845 ユニットに適用されます。これは、OUTPUT が発振器の半分の周波数でスイッチングされ、最大デューティ サイクルは約 50% のためです。

パワー トランジスタがオフになると、ノイズ スパイクが発振器の RT/CT 端子に結合されます。デューティ サイクルが高いとき、このスパイクが発生すると、RT/CT の電圧はスレッショルド レベル (約 2.7V で、内部の発振器回路によって決定されます) に近くなります。振幅の大きいスパイクが発生すると、早すぎる発振器のトリップが発生します。ノイズ スパイクを最小限に抑えるには、できるだけ大きい CCT を選択し、デッドタイムは CCT とともに増加することに注意してください。CCT は 1000pF 未満にしないことをお勧めします。多くの場合、この問題を引き起こすノイズは外部の寄生成分によって、電源オフ時に OUTPUT がグランドより低くプルダウンされることが原因です。これは、MOSFET を駆動するときに特に当てはまります。GROUND から OUTPUT へのショットキー ダイオード クランプを使用すると、このような出力ノイズが発振器に送られることを防止できます。

UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845 発振器セクションの回路図
RRT > 5kΩ の場合： UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845
図 7-8 発振器セクションの回路図