JAJSJ34H April   1997  – October 2024 UC1842 , UC1843 , UC1844 , UC1845 , UC2842 , UC2843 , UC2844 , UC2845 , UC3842 , UC3843 , UC3844 , UC3845

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ピンの詳細説明
        1. 7.3.1.1 COMP
        2. 7.3.1.2 VFB
        3. 7.3.1.3 ISENSE
        4. 7.3.1.4 RT/CT
        5. 7.3.1.5 GROUND
        6. 7.3.1.6 出力
        7. 7.3.1.7 VCC
        8. 7.3.1.8 VREF
      2. 7.3.2  パルス単位の電流制限
      3. 7.3.3  電流検出
      4. 7.3.4  出力抵抗の低いエラー アンプ
      5. 7.3.5  低電圧誤動作防止
      6. 7.3.6  発振器
      7. 7.3.7  同期
      8. 7.3.8  シャットダウン技法
      9. 7.3.9  勾配補償
      10. 7.3.10 ソフト スタート
      11. 7.3.11 電圧モード
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作
      2. 7.4.2 UVLO モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 開ループのテスト装置
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  入力バルク容量と最小バルク電圧
        2. 8.2.2.2  トランスの巻線比と最大デューティ サイクル
        3. 8.2.2.3  トランスのインダクタンスとピーク電流
        4. 8.2.2.4  出力コンデンサ
        5. 8.2.2.5  電流検出ネットワーク
        6. 8.2.2.6  ゲート ドライブ抵抗
        7. 8.2.2.7  VREF コンデンサ
        8. 8.2.2.8  RT/CT
        9. 8.2.2.9  スタートアップ回路
        10. 8.2.2.10 電圧帰還補償
          1. 8.2.2.10.1 電力段の極とゼロ
          2. 8.2.2.10.2 スロープ補償
          3. 8.2.2.10.3 開ループ・ゲイン
          4. 8.2.2.10.4 補償ループ
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 フィードバック配線
        2. 8.4.1.2 バイパス コンデンサ
        3. 8.4.1.3 補償部品
        4. 8.4.1.4 配線とグランド プレーン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5 ピン構成および機能

UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845 D、JG、P パッケージ8 ピン SOIC、CDIP、PDIP上面図図 5-1 D、JG、P パッケージ8 ピン SOIC、CDIP、PDIP上面図
UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845 FK パッケージ20 ピン LCCC上面図図 5-3 FK パッケージ20 ピン LCCC上面図
UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845 D および W パッケージ14 ピン SOIC および CFP上面図図 5-2 D および W パッケージ14 ピン SOIC および CFP上面図
表 5-1 ピンの機能
ピン 種類 (1) 説明
名称 SOIC、CDIP、PDIP
(8)		 SOIC、CFP
(14)		 LCCC
(20)
COMP 1 1 2 O エラー アンプ補償ピン。エラー アンプの出力を変更するには、外部補償部品をこのピンに接続します。エラー アンプは内部的に電流制限されるため、ユーザーは COMP を外部で GROUND に強制的に接続することでゼロ デューティ サイクルを指定できます。
グランド 5 9 13 G アナログ グランド。PWRGND がないデバイス パッケージでは、GROUND が電源グランドとアナログ グランドの両方として機能します。
PWRGND — 8 12 G 電源グランド。PWRGND がないデバイス パッケージでは、GROUND が電源グランドとアナログ グランドの両方として機能します。
ISENSE 3 5 7 I 1 次側電流検出ピン。電流検出抵抗に接続します。PWM はこの信号を使用して、OUTPUT スイッチの導通を終了します。電圧ランプをこのピンに適用して、電圧モード制御構成でデバイスを動作させることができます。
NC — 2、4、6、13 1、3、4、6、8、9、11、14、16、19 — 接続しない
出力 6 10 15 O OUTPUT は、外部 MOSFET のゲート駆動です。OUTPUT は、MOSFET を直接駆動することを意図したオンチップ ドライバ段の出力です。最大 1A のピーク電流が、このピンからソースおよびシンクされます。VCC がターンオン スレッショルドを下回ると、OUTPUT はアクティブに Low に保持されます。
RT/CT 4 7 10 I/O 固定周波数発振器の設定ポイント。このピンから、タイミング抵抗 RRT を VREF に、タイミング コンデンサ CCT を GROUND に接続して、スイッチング周波数を設定します。最高の性能を得るには、タイミング コンデンサからデバイスの GROUND へのリードをできるだけ短く、直線的にします。可能であれば、タイミング コンデンサと他のすべての機能に別々のグランド配線を使用します。

発振器の周波数は、次の式で推定できます。

式 1. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845

fOSC がヘルツ単位の場合、RRT は Ω、CCT はファラッド単位です。5kΩ より小さいタイミング抵抗を使用してはいけません。UCx842 および UCx843 の OUTPUT ゲート駆動の周波数 fSW は、最大 100% のデューティ サイクルで fOSC と等しくなります。UCx844 および UCx845 の周波数は、最大 50% のデューティ サイクルで fOSC 周波数の半分に等しくなります。
VC — 11 17 I 出力ゲート駆動のバイアス電源入力。このピンがない PWM コントローラの場合、ゲート ドライバは VCC ピンからバイアスされます。VC には、設計で使用するメイン スイッチング FET のゲート容量の 10 倍より大きいバイパス コンデンサが必要です。
VCC 7 12 18 I デバイスに電力を供給するアナログ コントローラ バイアス入力。合計 VCC 電流は、静止 VCC 電流と平均 OUTPUT 電流の和です。スイッチング周波数と MOSFET ゲート電荷 Qg が判明していれば、平均 OUTPUT 電流は次の式で計算できます。
式 2. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845

このピンには、最小のパターン長で GROUND に直接接続されたバイパス コンデンサ (通常 0.1μF) が必要です。VCC にも、設計で使用するメイン スイッチング FET のゲート容量の 10 倍以上のバイパス コンデンサを追加する必要があります。
VFB 2 3 5 I 内部エラー アンプへの反転入力。VFB を使用してパワー コンバータの電圧帰還ループを制御し、安定性を確保します。
VREF 8 14 20 O 5V のリファレンス電圧VREF は、タイミング抵抗を経由して発振器のタイミング コンデンサに充電電流を供給するために使用されます。リファレンス電圧の安定性のため、セラミック コンデンサをピンのできるだけ近くに接続して VREF をグランドにバイパスすることが重要です。0.1μF 以上のセラミックが必要です。VREF の外部負荷に、追加の VREF バイパスが必要です。
(1) I = 入力、O = 出力、G = グランド