JAJSJ34H April   1997  – October 2024 UC1842 , UC1843 , UC1844 , UC1845 , UC2842 , UC2843 , UC2844 , UC2845 , UC3842 , UC3843 , UC3844 , UC3845

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ピンの詳細説明
        1. 7.3.1.1 COMP
        2. 7.3.1.2 VFB
        3. 7.3.1.3 ISENSE
        4. 7.3.1.4 RT/CT
        5. 7.3.1.5 GROUND
        6. 7.3.1.6 出力
        7. 7.3.1.7 VCC
        8. 7.3.1.8 VREF
      2. 7.3.2  パルス単位の電流制限
      3. 7.3.3  電流検出
      4. 7.3.4  出力抵抗の低いエラー アンプ
      5. 7.3.5  低電圧誤動作防止
      6. 7.3.6  発振器
      7. 7.3.7  同期
      8. 7.3.8  シャットダウン技法
      9. 7.3.9  勾配補償
      10. 7.3.10 ソフト スタート
      11. 7.3.11 電圧モード
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作
      2. 7.4.2 UVLO モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 開ループのテスト装置
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  入力バルク容量と最小バルク電圧
        2. 8.2.2.2  トランスの巻線比と最大デューティ サイクル
        3. 8.2.2.3  トランスのインダクタンスとピーク電流
        4. 8.2.2.4  出力コンデンサ
        5. 8.2.2.5  電流検出ネットワーク
        6. 8.2.2.6  ゲート ドライブ抵抗
        7. 8.2.2.7  VREF コンデンサ
        8. 8.2.2.8  RT/CT
        9. 8.2.2.9  スタートアップ回路
        10. 8.2.2.10 電圧帰還補償
          1. 8.2.2.10.1 電力段の極とゼロ
          2. 8.2.2.10.2 スロープ補償
          3. 8.2.2.10.3 開ループ・ゲイン
          4. 8.2.2.10.4 補償ループ
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 フィードバック配線
        2. 8.4.1.2 バイパス コンデンサ
        3. 8.4.1.3 補償部品
        4. 8.4.1.4 配線とグランド プレーン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.1.8 VREF

VREF はエラー アンプの電圧リファレンスで、IC 内にある他の多くの内部回路でも使用されます。高速スイッチング ロジックは、ロジック電源として VREF を使用します。UCx84x ファミリの場合、5V リファレンス電圧の公差は ±2% です。出力短絡電流は 30mA です。リファレンス電圧の安定性を確保し、高速スイッチング過渡によるノイズの問題を防止するため、IC パッケージの近くにセラミック コンデンサを配置して、VREF をグランドにバイパスします。0.1μF 以上のセラミック コンデンサが必要です。リファレンスの外部負荷には、追加の VREF バイパスが必要です。セラミック コンデンサの他に電解コンデンサも使用できます。

VCC が 1V より高く、UVLO スレッショルドより低い場合、5kΩ の抵抗により VREF がグランドにプルダウンされます。VCC が UVLO スレッショルドを下回ると VREF が Low に保持されるため、電源システムのステータスを示すロジック出力として VREF を使用できます。