JAJSJ34H April   1997  – October 2024 UC1842 , UC1843 , UC1844 , UC1845 , UC2842 , UC2843 , UC2844 , UC2845 , UC3842 , UC3843 , UC3844 , UC3845

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ピンの詳細説明
        1. 7.3.1.1 COMP
        2. 7.3.1.2 VFB
        3. 7.3.1.3 ISENSE
        4. 7.3.1.4 RT/CT
        5. 7.3.1.5 GROUND
        6. 7.3.1.6 出力
        7. 7.3.1.7 VCC
        8. 7.3.1.8 VREF
      2. 7.3.2  パルス単位の電流制限
      3. 7.3.3  電流検出
      4. 7.3.4  出力抵抗の低いエラー アンプ
      5. 7.3.5  低電圧誤動作防止
      6. 7.3.6  発振器
      7. 7.3.7  同期
      8. 7.3.8  シャットダウン技法
      9. 7.3.9  勾配補償
      10. 7.3.10 ソフト スタート
      11. 7.3.11 電圧モード
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作
      2. 7.4.2 UVLO モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 開ループのテスト装置
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  入力バルク容量と最小バルク電圧
        2. 8.2.2.2  トランスの巻線比と最大デューティ サイクル
        3. 8.2.2.3  トランスのインダクタンスとピーク電流
        4. 8.2.2.4  出力コンデンサ
        5. 8.2.2.5  電流検出ネットワーク
        6. 8.2.2.6  ゲート ドライブ抵抗
        7. 8.2.2.7  VREF コンデンサ
        8. 8.2.2.8  RT/CT
        9. 8.2.2.9  スタートアップ回路
        10. 8.2.2.10 電圧帰還補償
          1. 8.2.2.10.1 電力段の極とゼロ
          2. 8.2.2.10.2 スロープ補償
          3. 8.2.2.10.3 開ループ・ゲイン
          4. 8.2.2.10.4 補償ループ
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 フィードバック配線
        2. 8.4.1.2 バイパス コンデンサ
        3. 8.4.1.3 補償部品
        4. 8.4.1.4 配線とグランド プレーン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
8.2.2.10.2 スロープ補償

勾配補償は、デューティ サイクルが 50% を超える場合に発生の可能性のある、大信号の分数調波不安定性です。この場合、1 次側インダクタの立ち上がり電流勾配が、2 次側の立ち下がり電流勾配と一致しない可能性があります。分数調波の発振によって出力電圧リップルが増加し、コンバータの電力処理能力が制限される可能性もあります。

勾配補償の目標は、理想的な品質係数 QP を、スイッチング周波数の半分において 1 に等しくすることです。QP は式 37 で計算されます。

式 37. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845

式 37 で、D は 1 次側スイッチのデューティ サイクル、MC はスロープ補償係数で、式 38 によって定義されます。

式 38. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845

式 38 で、Se は補償ランプの勾配、Sn はインダクタの立ち上がり勾配です。勾配補償の最適な目標は、QP を 1 にすることです。式 38 を再編成すると、勾配補償の理想的な値が決定されます。

式 39. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845

この設計で十分な勾配補償を行うには、D が最大値の 0.627 に達したとき、MC を 2.193 にする必要があります。

ISENSE ピンでのインダクタの立ち上がり勾配 Sn は、式 40 で計算されます。

式 40. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845

補償スロープ Se は、式 41 で計算されます。

式 41. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845

補償スロープは、RRAMP と RCSF によってシステムに追加されます。CRAMP AC カップリング コンデンサで、電流検出にオフセットを追加することなく、発振器の電圧ランプを使用できます。高周波短絡を近似するため、開始点として 10nF などの値を選択し、必要に応じて調整を加えます。抵抗 RRAMP および RCSF は、発振器の充電勾配から分割電圧を形成し、この比例ランプを ISENSE ピンに注入して勾配補償を追加します。RRAMP の値を RRT 抵抗よりも大幅に大きくすると、内部発振器への過剰な負荷により周波数シフトが発生するのを回避できます。  発振器の充電勾配は、式 43 に示すように、RT/CT のこぎり波のピーク ツー ピーク電圧 VOSCpp である 1.7V と、最小オン時間を使用して計算されます。

式 42. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845
式 43. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845

44.74mV/μs の補償勾配を実現するため、式 44 で抵抗 RCSF を計算します。この設計では、Rramp に 24.9kΩ、RCSF に 4.2kΩ の抵抗が選択されています。

式 44. UC1842 UC2842 UC3842 UC1843 UC2843 UC3843 UC1844 UC2844 UC3844 UC1845 UC2845 UC3845