JAJSGJ4F August   2018  – September 2024 UCC21530-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格 (車載用)
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全限界値
    8. 5.8  電気的特性
    9. 5.9  タイミング要件
    10. 5.10 スイッチング特性
    11. 5.11 絶縁特性曲線
    12. 5.12 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 伝搬遅延とパルス幅歪み
    2. 6.2 立ち上がりおよび立ち下がり時間
    3. 6.3 入力とイネーブルの応答時間
    4. 6.4 プログラム可能なデッド タイム
    5. 6.5 電源オン時の出力の UVLO 遅延
    6. 6.6 CMTI テスト
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 7.3.2 入力および出力論理表
      3. 7.3.3 入力段
      4. 7.3.4 出力段
      5. 7.3.5 UCC21530-Q1 のダイオード構造
    4. 7.4 デバイスの機能モード
      1. 7.4.1 イネーブル ピン
      2. 7.4.2 プログラマブル デッド タイム (DT) ピン
        1. 7.4.2.1 VCC に接続された DT ピン
        2. 7.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 INA/INB 入力フィルタの設計
        2. 8.2.2.2 デッド タイム抵抗およびコンデンサの選択
        3. 8.2.2.3 ゲート ドライバの出力抵抗
        4. 8.2.2.4 ゲート ドライバの電力損失の推定
        5. 8.2.2.5 推定接合部温度
        6. 8.2.2.6 VCCI、VDDA/B コンデンサの選択
          1. 8.2.2.6.1 VCCI コンデンサの選択
        7. 8.2.2.7 他のアプリケーション回路の例
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
      1. 10.1.1 部品の配置に関する注意事項
      2. 10.1.2 接地に関する注意事項
      3. 10.1.3 高電圧に関する注意事項
      4. 10.1.4 熱に関する注意事項
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 サード・パーティ製品に関する免責事項
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 ドキュメントの更新通知を受け取る方法
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DWK|14
サーマルパッド・メカニカル・データ
発注情報

5.8 電気的特性

VVCCI = 3.3V または 5V、0.1μF コンデンサを VCCI と GND の間に接続、VVDDA = VVDDB = 15V (8V および 12V UVLO バリアント) または 20V (17V UVLO バリアント)、1µF コンデンサを VDDA/VDDB と VSSA/VSSB の間に接続、TJ = –40°C～+150°C (特に記述のない限り)
パラメータ テスト条件 最小値 標準値 最大値 単位
供給電流
IVCCI VCCI 静止電流 VINA = 0V、VINB = 0V 1.4 2.0 mA
IVDDA、IVDDB VDDA と VDDB の静止電流 VINA = 0V、VINB = 0V 1.0 2.5 mA
IVCCI VCCI 動作電流 (f = 500kHz) チャネルあたりの電流 3 3.5 mA
IVDDA、IVDDB VDDA と VDDB の動作電流 (f = 500kHz) チャネルあたりの電流、COUT = 100pF 2.5 4.2 mA
VCC 電源電圧の低電圧スレッショルド
VVCCI_ON UVLO 立ち上がりスレッショルド 2.55 2.7 2.85 V
VVCCI_OFF UVLO 立ち下がりスレッショルド 2.35 2.5 2.65 V
VVCCI_HYS UVLO スレッショルドのヒステリシス 0.2 V
VDD 電源電圧の低電圧スレッショルド
VVDDA_ON、VVDDB_ON UVLO 立ち上がりスレッショルド 8-V UVLO 7.7 8.5 8.9 V
VVDDA_OFF、VVDDB_OFF UVLO 立ち下がりスレッショルド 8-V UVLO 7.2 7.9 8.4 V
VVDDA_HYS、VVDDB_HYS UVLO スレッショルドのヒステリシス 8-V UVLO 0.6 V
VVDDA_ON、VVDDB_ON UVLO 立ち上がりスレッショルド 12-V UVLO 11.7 12.5 13.3  V
VVDDA_OFF、VVDDB_OFF UVLO 立ち下がりスレッショルド 12-V UVLO 10.7 11.5 12.3 V
VVDDA_HYS、VVDDB_HYS UVLO スレッショルドのヒステリシス 12-V UVLO 1 V
VVDDA_ON、VVDDB_ON UVLO 立ち上がりスレッショルド 17-V UVLO 16.4 17.6 18.8 V
VVDDA_OFF、VVDDB_OFF UVLO 立ち下がりスレッショルド 17-V UVLO 15.4 16.6 17.8 V
VVDDA_HYS、VVDDB_HYS UVLO スレッショルドのヒステリシス 17-V UVLO 1 V
INA、INB、ENABLE
VINAH、VINBH、VENH 入力 High スレッショルド電圧 1.2 1.8 2 V
VINAL、VINBL、VENL 入力 Low スレッショルド電圧 0.8 1 1.2 V
VINA_HYS、VINB_HYS、VEN_HYS 入力スレッショルドのヒステリシス 0.8 V
VINA、VINB 負の過渡電圧、GND 基準、100ns パルス 出荷時のテストは未実施。ベンチ テストのみ -5 V
出力
IOA+、IOB+ ピーク出力ソース電流 CVDD = 10µF、CLOAD = 0.18µF、f = 1kHz、ベンチ測定 4 A
IOA-、IOB- ピーク出力シンク電流 CVDD = 10µF、CLOAD = 0.18µF、f = 1kHz、ベンチ測定 6 A
ROHA、ROHB HIGH 状態の出力抵抗 IOUT = -10mA、TA = 25℃、ROHA、ROHB は、駆動プルアップ性能を表すものではありません。詳細については セクション 5.10 および セクション 7.3.4 の tRISE を参照してください。 5 Ω
ROLA、ROLB Low 状態の出力抵抗 IOUT = 10mA、TA = 25℃ 0.55 Ω
VOHA、VOHB High 状態の出力電圧 VVDDA、VVDDB = 15V、IOUT = -10mA、TA = 25℃ 14.95 V
VOLA、VOLB Low 状態の出力電圧 VVDDA、VVDDB = 15V、IOUT = 10mA、TA = 25℃ 5.5 mV