JAJSGO5F August   2018  – August 2023 LM5155-Q1 , LM51551-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. 概要 (続き)
  7. デバイス比較表
  8. ピン構成および機能
  9. 仕様
    1. 8.1 絶対最大定格
    2. 8.2 ESD 定格
    3. 8.3 推奨動作条件
    4. 8.4 熱に関する情報
    5. 8.5 電気的特性
    6. 8.6 代表的特性
  10. 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1  ライン低電圧ロックアウト (UVLO/SYNC ピン)
      2. 9.3.2  高電圧 VCC レギュレータ (BIAS、VCC ピン)
      3. 9.3.3  ソフトスタート (SS ピン)
      4. 9.3.4  スイッチング周波数 (RT ピン)
      5. 9.3.5  クロック同期 (UVLO/SYNC ピン)
      6. 9.3.6  電流センスとスロープ補償 (CS ピン)
      7. 9.3.7  電流制限と最小オン時間 (CS ピン)
      8. 9.3.8  帰還およびエラー・アンプ (FB、COMP ピン)
      9. 9.3.9  パワー・グッド・インジケータ (PGOOD ピン)
      10. 9.3.10 ヒカップ・モード過負荷保護 (LM51551 のみ)
      11. 9.3.11 最大デューティ・サイクル制限と最低入力電源電圧
      12. 9.3.12 MOSFET ドライバ (GATE ピン)
      13. 9.3.13 過電圧保護 (OVP)
      14. 9.3.14 サーマル・シャットダウン (TSD)
    4. 9.4 デバイスの機能モード
      1. 9.4.1 シャットダウン・モード
      2. 9.4.2 スタンバイ・モード
      3. 9.4.3 実行モード
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 WEBENCH® ツールによるカスタム設計
        2. 10.2.2.2 推奨部品
        3. 10.2.2.3 インダクタの選択 (LM)
        4. 10.2.2.4 出力コンデンサ (COUT)
        5. 10.2.2.5 入力コンデンサ
        6. 10.2.2.6 MOSFET の選択
        7. 10.2.2.7 ダイオードの選択
        8. 10.2.2.8 効率の推定
      3. 10.2.3 アプリケーション曲線
    3. 10.3 システム例
  12. 11電源に関する推奨事項
  13. 12レイアウト
    1. 12.1 レイアウトのガイドライン
    2. 12.2 レイアウト例
  14. 13デバイスおよびドキュメントのサポート
    1. 13.1 デバイスのサポート
      1. 13.1.1 サード・パーティ製品に関する免責事項
      2. 13.1.2 開発サポート
        1. 13.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 13.2 ドキュメントのサポート
      1. 13.2.1 関連資料
    3. 13.3 ドキュメントの更新通知を受け取る方法
    4. 13.4 サポート・リソース
    5. 13.5 商標
    6. 13.6 静電気放電に関する注意事項
    7. 13.7 用語集
  15. 14メカニカル、パッケージ、および注文情報

ライン低電圧ロックアウト (UVLO/SYNC ピン)

このデバイスはデュアル・レベル UVLO 回路を備えています。電源投入時に、BIAS ピンの電圧が 2.7V より高く、UVLO ピンの電圧が 1.5μs を超えてイネーブル・スレッショルド (VEN) と UVLO スレッショルド (VUVLO) の間にある場合 (詳細は「セクション 9.3.5」を参照)、デバイスが起動し、内部構成が開始されます。 このデバイスは通常、スタンバイ・モードになる前に 65μs の内部起動遅延を必要とします。スタンバイ・モードでは、VCC レギュレータと RT レギュレータは動作し、SS ピンは接地され、GATE 出力でのスイッチングは行われません。

GUID-FE4211EE-B1E3-4E03-A86F-1783362B8DCA-low.gif図 9-1 ライン UVLO とイネーブル

UVLO ピンの電圧が UVLO スレッショルドより高い場合、デバイスは実行モードに入ります。実行モードでは、VCC 電圧が 4.5V を超えるか、VCC 電圧が 2.85V の VCC UV スレッショルド (VVCC-UVLO) を超えてから 50μs 後かのいずれか早い方の時点で、ソフトスタート・シーケンスが開始されます。UVLO ヒステリシスは、内部の 50mV 電圧ヒステリシスと、オンまたはオフに切り替えられる追加の 5μA 電流源によって実現されます。UVLO ピンの電圧が UVLO スレッショルドより高い場合、電流ソースがイネーブルになり、UVLO ピンの電圧が急速に上昇します。UVLO ピンの電圧が UVLO スレッショルドより低くなった場合、電流ソースがディセーブルになり、UVLO ピンの電圧が急速に低下します。UVLO ピンの電圧がイネーブル・スレッショルド (VEN) より低い場合、デバイスは 35 μs (代表値) の遅延後にシャットダウン・モードに入り、すべての機能がディセーブルになります。

GUID-B8329223-C0FF-48B1-A52B-46A1DFFD7216-low.gif図 9-2 昇圧スタートアップ波形ケース 1:2.85V VCC UVLO によるスタートアップ、スタートアップ後の UVLO トグル
GUID-DE88A793-A5E8-44DA-92F3-3C18A3BE51E0-low.gif図 9-3 昇圧スタートアップ波形ケース 2:VCC > 4.5V のときのスタートアップ、スタートアップ後の EN トグル

外部 UVLO 抵抗デバイダは、入力電圧が望ましい動作範囲内にあるとき、UVLO ピンの電圧が 1.5V (代表値) を超えるように設計する必要があります。RUVLOT と RUVLOB の値は、式 1式 2 に示すように計算できます。

式 1. GUID-1A8B133E-F74B-418D-8732-4698E14DDBA4-low.gif

ここで、

  • VSUPPLY(ON) は、コンバータの必要なスタートアップ電圧です。
  • VSUPPLY(OFF) は、コンバータの必要なターンオフ電圧です。
式 2. GUID-8BA5B2F1-FAA0-4409-A281-B8F54962801A-low.gif

UVLO コンデンサ (CUVLO) は、スタートアップ時、または低入力電圧での厳しい負荷過渡時に入力電圧が VSUPPLY(OFF) を瞬間的に下回った場合に必要になります。必要な UVLO コンデンサが大きい場合、追加の直列 UVLO 抵抗 (RUVLOS) を使用することで、5μA のヒステリシス電流がオンになったときに UVLO ピンの電圧を急速に上昇させることができます。

GUID-FCC4D8B6-4973-41B8-968E-A9908CED5BDF-low.gif図 9-4 3 つの UVLO 抵抗を使用したライン UVLO

UVLO ピンをフローティングのままにしないでください。未使用時は BIAS ピンに接続してください。