JAJU936 May   2024

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 TLV9002-Q1
      2. 2.2.2 TLV9034-Q1
      3. 2.2.3 TPS7B69-Q1
      4. 2.2.4 SN74HCS08-Q1
      5. 2.2.5 SN74HCS86-Q1
    3. 2.3 システム設計理論
      1. 2.3.1 TIDA-0020069 の動作
        1. 2.3.1.1 定電流ソース (供給)
          1. 2.3.1.1.1 設計目標
          2. 2.3.1.1.2 設計の説明
          3. 2.3.1.1.3 デザイン ノート
          4. 2.3.1.1.4 設計手順
        2. 2.3.1.2 電流検出
          1. 2.3.1.2.1 設計目標
          2. 2.3.1.2.2 設計の説明
          3. 2.3.1.2.3 設計手順
        3. 2.3.1.3 負荷の接続とクランプ
        4. 2.3.1.4 修正したウィンドウ コンパレータ
        5. 2.3.1.5 デジタル ロジック ゲート
      2. 2.3.2 状況の指標
        1. 2.3.2.1 通常動作 (閉じた接続) の状態
        2. 2.3.2.2 オープン接続状態
        3. 2.3.2.3 バッテリ短絡状態
        4. 2.3.2.4 グランド短絡状態
  9. 3ハードウェア、テスト要件、およびテスト結果
    1. 3.1 ハードウェア要件
    2. 3.2 テスト構成
    3. 3.3 テスト結果
      1. 3.3.1 通常動作 (閉じた接続) のテスト結果
      2. 3.3.2 オープン接続のテスト結果
      3. 3.3.3 バッテリ短絡テスト結果
      4. 3.3.4 グランド短絡テストの結果
      5. 3.3.5 ディセーブル (シャットダウン) のテスト結果
  10. 4デザイン ファイル
    1. 4.1 回路図
    2. 4.2 部品表 (BOM)
    3. 4.3 PCB レイアウトに関する推奨事項
      1. 4.3.1 レイアウト プリント
    4. 4.4 Altium プロジェクト
    5. 4.5 ガーバー ファイル
    6. 4.6 アセンブリの図面
  11. 5ツールとソフトウェア
  12. 6ドキュメントのサポート
  13. 7サポート・リソース
  14. 8商標
  15. 9著者について

2.3.1 TIDA-0020069 の動作

図 2-7 機能ブロック図

図 2-7 に示すように、TPS7B69-Q1 低ドロップアウト (LDO) 電圧レギュレータを使って、12V バッテリからの電源電圧を 5V に降圧しています。HVIL 信号を含む信号チェーンのあらゆる場所に存在するその他のすべての部品は、この 5V レールで動作します。

TLV9002-Q1 オペアンプを使って、HVIL 信号チェーン用の定電流出力を生成しています。これは、図 2-7 の Ch 2 の出力として示されています。この定電流の値は、受動部品を変更することで設定できます (セクション 2.3.1.1 を参照)。この定電流は高電圧コネクタ内の HVIL 信号ケーブルを通って流れます。高電圧コネクタと HVIL ケーブルの抵抗を使って、HVIL-Send TP テスト ポイントと HVIL-Return TP テスト ポイントの間の電圧降下の期待値を計算します。

このアンプの定電流出力は、Disable Input 論理信号を使用して無効化することもできます。無効化した場合、アンプの出力電流は 100 分の 1 に減少します。これにより、HVIL-Send TP と HVIL-Return TP の電圧差が最小限になるバッテリ短絡フォルトと同様のフォルト条件が作られます。この無効化機能は、電力の節約と、その他のすべてのシステムが HVIL 測定の準備を整えるまでの、強制的な出力エラーの読み出しのために使えます。TLV9061-Q1、OPA310-Q1 などのその他のアンプは、ロジック入力で制御される追加ピンによるシャットダウン機能を内蔵しており、TLV9002-Q1 の代わりに使うこともできます。

TLV9002-Q1 オペアンプのもう 1 つのチャネルは電流検出のために使われています。このチャネルは、負荷抵抗と直列に配置されたシャント抵抗の両端に接続された差動アンプとして構成されています。通常動作 (すべての高電圧コネクタを閉じた接続) では、このアンプの出力は中間電圧に設定されます。オープン接続 (高電圧ケーブルの切り離し) 中、シャント抵抗を流れる電流はゼロであり、アンプは 0V を出力します。また、バッテリへの短絡とグランドへの短絡という 2 つのフォルト状態の間、このアンプはより低い電圧を出力することもします。この電流検出はフィードバックと冗長性を提供します。

HVIL-Send TP と HVIL-Return TP のアナログ値を、A/D コンバータ (ADC) を内蔵したマイクロプロセッサに出力して、HVIL の状態を判定することもできます。しかし、このリファレンス デザインでは、これらの 2 つのアナログ値を 4 つの 2 進値に変換することで計算を簡素化できます。TLV9034-Q1 は、2 つのアナログ値 (HVIL-Send TP、HVIL-Return TP) を 2 つの 2 ビット 2 進値に変換するために使われるクワッド チャネル コンパレータです。 修正したウィンドウ コンパレータ回路 (詳細はセクション 2.3.1.4 を参照) は、HVIL-Send TP と HVIL-Return TP を上側スレッショルドと下側スレッショルドと比較して、2 ビット 2 進出力を生成します。修正したウィンドウ コンパレータからの 4 つの 2 進出力は HVIL-Send Logic-Higher、HVIL-Send Logic-Lower、HVIL-Return Logic-Higher、HVIL-Return Logic-Lower と呼ばれます。修正したウィンドウ コンパレータの電圧スレッショルドは抵抗分圧器を使って設定され、設計要件に応じて構成できます。

各修正したウィンドウ コンパレータの 2 ビット 2 進出力は、表 2-1 と表 2-2 のロジックを使用して決定されます。

表 2-1 HVIL-Send 2 進出力ロジック
パラメータ HVIL-SEND LOGIC-LOWER TP HVIL-SEND LOGIC-HIGHER TP
HVIL-Send TP < 下側スレッショルド 0V 0V
下側スレッショルド < HVIL-Send TP < 上側スレッショルド 5V 0V
HVIL-Send TP > 上側スレッショルド 5V 5V
表 2-2 HVIL-Return 2 進出力ロジック
パラメータ HVIL-RETURN LOGIC-LOWER TP HVIL-RETURN LOGIC-HIGHER TP
HVIL-Return TP < 下側スレッショルド 0V 0V
下側スレッショルド < HVIL-Return TP < Upper Threshold 5V 0V
HVIL-Return TP > 上側スレッショルド 5V 5V

図 2-8 に、4 つの状態のそれぞれの上側スレッショルドと下側スレッショルドに関して、HVIL-Send と HVIL-Return の期待値を示します。各状態には、HVIL-Send と HVIL-Return の固有の配置があります。

TIDA-020069 TIDA-020069 の状態ロジックのスレッショルド図 2-8 TIDA-020069 の状態ロジックのスレッショルド

SN74HCS08-Q1 AND ゲートと SN74HCS86-Q1 XOR ゲートは、修正したウィンドウ コンパレータの 2 進出力 (HVIL-Send Logic-Higher、HVIL-Send Logic-Lower、HVIL-Return Logic-Higher、HVIL-Return Logic-Lower) に基づいて、ボード上の LED ステータス インジケータを制御するために使われています。セクション 2.3.1.5 に、ロジック ツリーの詳細を示します。一度に 1 つのステータス LED インジケータのみが点灯し、図 2-8 に従います。