JAJY135C February 2022 – October 2024 DP83TG720R-Q1 , DP83TG720S-Q1 , TCAN1043A-Q1
各種のレイテンシや QoS の要件に対応するには、イーサネット ベースの TSN (時間の制約が厳しいネットワーク) が適切なオプションですが、この展開には多くの微調整が必要です。古い MCU やプロセッサでは、この展開がハードウェアで十分にサポートされていない可能性もあります。PHY IC レベルまたはスイッチのサポートは、時間同期を考慮する場合は特に役立ちます。
多くの場合、1 つの SoC に複数のイーサネット ポートを統合すると、基板の面積とコストを削減するために大きな利点があります。
オーディオの場合、多くのインフォテインメント アーキテクチャはすでにオーディオのビデオとのブリッジ (AVB) を使用しており、これには時間同期が重要です (技術記事『クロック ジェネレータを使用して車載用アプリケーション向けに eAVB をカスタマイズする』を参照)。AVB ネットワークは十分な実績がありますが、ドメイン アーキテクチャに導入するとき、多くの同時性の問題に関係しません。ゾーン アーキテクチャに移行すると、あらゆる種類のデータ トラフィックが組み合わされるため、新しい TSN 機能が重要になります。
ゾーン アーキテクチャの実装に関連する可能性のある、電気電子技術者学会 (IEEE) の TSN 規格の一部を、表 1 に示します。詳細については、ホワイト ペーパー『産業用オートメーションで使用される、時間の制約が厳しいネットワーク』を参照してください。
| 標準 | 別名 | 概要 |
|---|---|---|
| IEEE 802.1AS | タイミングと同期 | レイヤ 2 の時間同期を行います |
| IEEE 802.1Qbv | 時間認識シェーパ (現在：スケジュールされたトラフィックの拡張) |
ブリッジの 8 ポート出力キューを、ローテーションのスケジュールで実行します。スケジュールされた送信で遅延の発生を防止するため、1 つを除くすべてのポートを時間スケジュールに基づいてブロックします。 |
| IEEE 802.3br | 分散した高速トラフィック | 通常のフレームの送信を中断して「高速」フレームを送信した後、通常のフレームを再開します。 |
| IEEE 802.1Qbu | フレームのプリエンプション | タイムクリティカルでないフレームの中断を改善し、タイムクリティカルなフレームのスループットを実現します。 |
| IEEE 802.1CB | 冗長性 | メッセージは、分離されたパスで並列にコピーおよび伝達されます。冗長な重複はレシーバ側で削除されます。 |
| IEEE 802.1Qch | サイクリック キューイングおよび転送 | トラフィック クラスに従ってパケットを収集し、1 サイクルで転送します。制御されたタイミングが優先だが、レイテンシの短縮が重要ではない場合 (IEEE 802.1AS と IEEE 802.1Qbv が対応可能) に TSN を簡単に使用する方法です。 |
| IEEE 802.1Qci | ストリーム単位のフィルタリングとポリシー | 到着時間、レート、帯域幅に基づいて入力ポートのフレームをフィルタ処理し、過剰な帯域幅使用やバースト サイズから保護するとともに、障害や悪意のあるエンドポイントからも保護します。 |
| IEEE 802.1Qav | トラフィック ベースのクレジット シェーパ | フレームのバースト (同じクラスまたはストリーム) を回避します。トラフィック クラス間またはストリーム間で優先順位を変更します。 |
オーディオの使用事例では、パワートレインやシャーシ制御の使用事例と比べて、レイテンシの目標はそれほど厳格ではありません (ミリ秒とマイクロ秒)。ただし、多数のメタ データや構成データのトラフィック、または大量の ADAS センサ データを同じネットワーク経由でルーティングする場合でも、オーディオのレイテンシの要件は必ず守る必要があり、パケットをドロップすることもできません。そのため、既存の TSN ノブの調停と微調整が重要です。よく知られているノブの 1 つは時間認識シェーピング (TAS) で、スケジュールされたトラフィック (EST) のオフロードの拡張として参照される、 テキサス・インスツルメンツのプロセッサ SDK で使用できます。TAS は、他のデータ (ADAS センサ データなど) がどれだけ並列に転送されても、事前定義された時間枠の後で低帯域幅のトラフィックの転送を保証します。ベスト ケースとして、DRA821 などの テキサス・インスツルメンツのプロセッサの TSN ハードウェア スイッチを統合すると、ソフトウェアで最大の柔軟性を得られると同時に、ハードウェア アクセラレータによってデータ パケットの処理と転送や、意図的なドロップがサポートされます。