簡素化した電源アーキテクチャによるノイズ特性と放熱特性の改善

クロック、データ コンバータ、アンプに電力を供給する従来の構成は、図 9 に示すように、DC/DC コンバータ (またはモジュール) の後段に LDO、さらにその後段にフェライト ビーズ フィルタを配置するものでした。この設計のやり方で、電源から負荷に伝わるノイズとリップルの両方を最小化でき、負荷電流がおおむね 2A 以下の場合は適切に動作します。ただし、負荷が大きくなるほど、LDO で生じる電力損失が原因で、効率と放熱管理に課題が生じます。たとえば、標準的なアナログ フロント エンド アプリケーションでは、ポスト (後段) レギュレーション LDO により電力損失が 1.5W 増加する可能性があります。

標準的な電源アーキテクチャにおける LDO の利点は、高 PSRR により高周波ノイズ領域のスイッチング ノイズを低減しながら、高精度の電圧レールを提供できることです。LDO を使用する場合のトレードオフは、発熱と消費電力の増加です。電力損失を制御しながら低ノイズを確保する効果的な方法は、図 10 に示すように LDO を電源設計から全面的に排除し、低ノイズの DC/DC 降圧コンバータまたは降圧モジュールを使用することです。LDO を使用しないこのデザインは、低ノイズを達成しながら、電力損失を低減し発熱を改善します。

TPS62912 と TPS62913 で構成される低ノイズ降圧コンバータ ファミリや、TPSM82912 と TPSM82913 の各モジュールは、ノイズ低減 / ソフト スタート ピンを実装しており、ここに 1 個のコンデンサを接続して、図 11 に示すように、内蔵の R_f と、外部接続コンデンサ C_NR/SS を組み合わせてローパス RC フィルタを形成します。この実装は本質的に、LDO のバンドギャップ ローパス フィルタの動作を模倣しているため、出力電圧リップルを 10μV_RMS 未満に抑えることができます。また、TPS62913 は、2.2MHz のスイッチング周波数とオプションの 2 段目フェライト ビーズ LC フィルタを活用することで、標準的なスイッチング ノイズが存在しない高周波領域でも低ノイズ フロアを実現できます。

ADC12DJ5200RF は、4W の消費電力で DC から 10GHz の範囲をサンプリングする RF サンプリング ADC です。PSRR は電源のリップルとノイズを減衰させますが、残留リップルとノイズが ADC の出力スペクトルに現れ、誤差の原因となります。ADC12DJ5200RF のアナログ電圧レールの電源要件はより敏感なため、低ノイズが必要です。低ノイズおよび大電力のアナログ レールに TPS62912 を使用すると、DC/DC と LDO の組み合わせに比べて電力損失を最小化しながら、簡素化された効率的な電源アーキテクチャを可能にします。