KOKT082 August 2024 TPS1200-Q1 , TPS1211-Q1

3 병렬 사전 충전 경로

이 접근 방식은 그림 4에 나와 있듯이 사전 충전 FET를 구동하기 위해 추가 게이트 드라이버가 필요한 고전류 병렬 FET 기반 설계에서 일반적으로 사용됩니다. 방정식 3을(를) 사용하여 사전 충전 경로에서 사전 충전 저항(Rpre-ch)을 선택하여 돌입 전류를 특정 값으로 제한할 수 있습니다.

방정식 3.

R_{p r e - c h} = \frac{V_{I N}}{I_{I N R}}

사전 충전 저항은 시동 중 모든 전력 스트레스를 처리하기 때문에 방정식 4 및 방정식 5로(으) 표시되는 평균 및 최대 전력 손실을 모두 처리할 수 있어야 합니다.

방정식 4.

P_{a v g} = \frac{E_{p r e - c h}}{T_{p r e - c h}} = \frac{0.5 \times C_{O U T} \times V_{I N}^{2}}{5 \times R_{p r e - c h} \times C_{O U T}}

방정식 5.

P_{p e a k} = \frac{V_{I N}^{2}}{R_{p r e - c h}}

그림 4 병렬 경로에 사전 충전 저항과 FET가 있는 회로.

이 경우 매우 부피가 큰 사전 충전 레지스터 비용에 고속 출력 충전이 가능합니다. 예를 들어 10ms 동안 5mF~12V를 충전하려면 36W 정격의 0.4Ω 사전 충전 저항이 필요하고 최대 전력 처리 용량이 360W에 달하므로 부피가 큰 와이어 권선 저항이 발생합니다. 따라서 동일한 PCB에 채널이 많기 때문에 이 솔루션은 많은 유형의 완제품에 구현할 수 없습니다. 각 채널에는 부피가 큰 저항이 필요하고, 이로 인해 공간 효율성이 떨어집니다.