設計目標
| 電源電圧 (VCC) | DAC の出力電圧 | 出力電流 | エラー | 最大負荷抵抗 | コンプライアンス電圧 |
|---|---|---|---|---|---|
| 5 V | 0V–2V | 0～100mA | <1% FSR | 45Ω | 4.5 V |
設計の説明
プログラム可能なハイサイド電流源は、グランド基準の負荷に可変電流を供給します。最初のオペアンプ段は、DAC 出力電圧に基づいて基準電流を設定します。2 番目のオペアンプ段は、基準電流を増幅して出力 PMOS から負荷に供給される電流をレギュレートする電流ミラーとして機能します。RSET、RA、RB は、DAC 電圧に基づいて出力電流を設定します。部品 CF、RISO、RFB は回路の安定性を確保するために補償を行います。この回路を使用する一般的な最終製品として、PLC アナログ出力モジュール、フィールド トランスミッタ、デジタル マルチメータ、プリンタ、光モジュール、LED ドライバ、電子 POS が挙げられます。
デザイン ノート
- オフセット、ゲイン、ドリフト誤差の小さい DAC を選択します。コンプライアンス電圧を低く維持するため RRIO オペアンプを使用し、オフセットが小さいオペアンプを選択します。
- RA、Q1、RSET を流れる電流を最小限にするため、RA:RB の比率を大きくして効率を最大化し、同時に最初の段における発熱とドリフトを最小限にします。
- RSET、RA、RB には、抵抗のミスマッチと温度ドリフトによる誤差を最小限にするため、高精度で低ドリフトの抵抗を使用します。
- コンプライアンス電圧を最大化するため、RB の抵抗は最小限にします。
- 消費電力により発熱するため、熱に敏感な部品の近くに Q2 をレイアウト配置することは避けます。
設計手順
- VDAC に基づいて RSET を選択することで、シンク段の基準電流を設定します。この基準電流はグランドへ直接流れて効率を低下させるため、最小限に抑える必要があります。基準電流を 1mA に設定し、RSET を計算します。
- 求められる出力電流と IOUT/ISET = 100mA/1mA = 100 (RA:RB に要求される比率) に基づいて、必要なゲイン比率を設定します。
- 最大負荷を経由して最大電流を駆動するときに許容される最大電圧降下から、RB の最大値を計算します。
- 電圧 VA は VCC - ISET×RA であり、オペアンプの帰還に起因して、電圧 VB と等しくなります。目的のコンプライアンス電圧を維持するため、電圧降下が 500mV 未満となるよう RA を選択します。標準抵抗値の 470Ω を選択します。
- RA と、手順 2 で選択したゲインに基づいて、RB を計算します。
- Q2 の消費電力を確認します。Q2 の消費電力は、負荷に基づいて次のように与えられます。
Q2 の最大消費電力は、負荷抵抗がゼロのときに発生します。
Q2 の定格が、この消費電力を満たしていることを確認します。
DC 伝達特性
小信号ステップ応答
コンプライアンス電圧
高電圧電源への変更
この回路の設計例では、VCC に低電圧電源を使用しています。4mA～20mA 電流ループなど一部のアプリケーションでは、大きな抵抗性負荷を駆動するために高電圧電源が必要となります。この電流源を高電圧電源用に変更するには、OPA192 などの高電圧、レール ツー レール入出力のアンプを選択します。
デバイス
| デバイス | 主な特長 | リンク | 他の使用可能デバイス |
|---|---|---|---|
| DAC | |||
| DAC80501 | 5ppm リファレンス内蔵、16 ビット分解能、1LSB INL、シングル チャネル、電圧出力 DAC | WSON パッケージ封止、高精度基準電圧内蔵、真の 16 ビット、1 チャネル、SPI/I2C 対応、電圧出力 DAC | 高精度 DAC (≦ 10MSPS) |
| DAC80508 | 5ppm リファレンス内蔵、16 ビット分解能、1LSB INL、8 チャネル、電圧出力 DAC | 高精度基準電圧内蔵、真の 16 ビット、8 チャネル、SPI 対応、電圧出力 DAC | 高精度 DAC (≦ 10MSPS) |
| DAC8775 | DC/DC コンバータ内蔵の 16 ビット分解能、クワッド チャネル、±10V、±24mA 電圧および電流出力 DAC | 電流出力 / 電圧出力対応のプログラマブルなクワッド チャネル 16 ビット D/A コンバータ (DAC) | 高精度 DAC (≦ 10MSPS) |
| アンプ | |||
| OPA388 | 高精度、ゼロドリフト、ゼロクロスオーバー、レール ツー レール入出力、2.5V～5.5V 電源 | シングル、10MHz、CMOS、ゼロドリフト、ゼロ クロスオーバ、真の RRIO (レール ツー レール入出力) 高精度オペアンプ | オペアンプ |
| OPA192 | 高精度、高電圧、レール ツー レール入出力、4.5V～36V 電源 | 高電圧、レール ツー レール入出力、5μV、0.2μV/℃、高精度オペアンプ | オペアンプ |
| TLV170 | 低コストのレール ツー レール出力、2.7V～36V 電源 | コスト重視アプリケーション向け、シングル、36V、1.2MHz、低消費電力オペアンプ | オペアンプ |
主要なファイルへのリンク
テキサス・インスツルメンツ、ハイサイド V-I コンバータ、0V～2V 入力、0mA～100mA 出力、1% フルスケール誤差のリファレンス デザイン、TIPD102 の概要
テキサス・インスツルメンツ、アダプティブ電源使用、1W 未満、4 チャネル アナログ出力モジュールのリファレンス デザイン、TIPD215 の概要
テキサス・インスツルメンツ、8 チャネル、16 ビット、200mA 電流出力 DAC、リファレンス デザイン
テキサス・インスツルメンツ、SLAA867 用のソース ファイル、ソフトウェア サポート
商標
All trademarks are the property of their respective owners.
重要なお知らせと免責事項
TI は、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス・デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。
これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。
TI の製品は、TI の販売条件（www.tij.co.jp/ja-jp/legal/termsofsale.html）、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用されるTI の保証または他の保証の放棄の拡大や変更を意味するものではありません。IMPORTANT NOTICE
Copyright © 2024, Texas Instruments Incorporated
日本語版 日本テキサス・インスツルメンツ株式会社
