JAJA772A December   2023  – January 2024 AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P4 , AM263P4-Q1 , AMC1303M2520 , AMC1305L25 , AMC1306M25 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2デジタル インターフェイスのタイミング仕様に関する設計上の課題
  6. 3クロック エッジ遅延補償を使用した設計アプローチ
    1. 3.1 ソフトウェアで設定可能な位相遅延によるクロック信号補償
    2. 3.2 ハードウェアで構成可能な位相遅延によるクロック信号補償
    3. 3.3 クロック復帰によるクロック信号補償
    4. 3.4 MCU におけるクロック反転によるクロック信号補償
  7. 4テストと検証
    1. 4.1 試験装置とソフトウェア
    2. 4.2 ソフトウェアで設定可能な位相遅延によるクロック信号補償のテスト
      1. 4.2.1 テスト構成
      2. 4.2.2 テスト測定結果
    3. 4.3 MCU におけるクロック反転によるクロック信号補償のテスト
      1. 4.3.1 テスト構成
      2. 4.3.2 テスト測定結果
        1. 4.3.2.1 テスト結果 – GPIO123 でのクロック入力の反転なし
        2. 4.3.2.2 テスト結果 – GPIO123 でのクロック入力のクロック反転
    4. 4.4 計算ツールによるデジタル インターフェイス タイミングの検証
      1. 4.4.1 補償方法のないデジタル インターフェイス
      2. 4.4.2 一般的に使用される方法 - クロック周波数の低減
      3. 4.4.3 ソフトウェアで設定可能な位相遅延によるクロック エッジ補償
  8. 5まとめ
  9. 6参考資料
  10. 7Revision History

4.4.3 ソフトウェアで設定可能な位相遅延によるクロック エッジ補償

図 4-8 に、ソフトウェアで位相遅延を設定可能なクロック エッジ補償付きのデジタル インターフェイスを示します。このタイミング図はクロック周波数 20MHz を持つクロック信号を示しており、絶縁型デルタ シグマ変調器に最初の信号として供給されるクロック信号を表しています。タイミング図にプロットした 2 番目の信号は、データシートに記載されている一般的な仕様に対応する絶縁型デルタ シグマ変調器のデータ出力を表しています。3 番目の信号は、MCU SDFM のクロック入力に供給される最初の信号を基準として、20MHz のクロック信号が 10ns 位相シフトされたことを表します。

ソフトウェアで設定可能な位相遅延によるクロック エッジ補償あり、クロック周波数 20MHz でのデータシートの一般的な仕様に対する AMC1305L25 への C2000 デジタル インターフェイスのタイミング図図 4-8 ソフトウェアで設定可能な位相遅延によるクロック エッジ補償あり、クロック周波数 20MHz でのデータシートの一般的な仕様に対する AMC1305L25 への C2000 デジタル インターフェイスのタイミング図

最小値と最大値を含むセットアップ時間とホールド時間の計算値を 表 4-4 に示します。位相遅延はソフトウェアで設定可能なため、データ収集タイミングがデータ信号の中心になるように位相遅延の値を選択できます。これにより、セットアップおよびホールド タイミングに可能な限り最大のマージンを利用できるため、システムの許容誤差がデータ収集に影響を与えません。この計算ツールは、システムの許容誤差を理解するのに役立つデジタル タイミング インターフェイスのマージンを提供します。選択した位相遅延が 10ns の場合、最小セットアップ時間は 15.6ns であり、MCU セットアップ時間の要件である 10ns を減算して、マージンは 5.6ns になります。最小ホールド時間のマージンはそれに応じて計算され、値は 6.7ns です。

表 4-4 ソフトウェアで位相遅延を設定可能な、クロック 20MHz での AMC1305L25 への TMS320F28379D デジタル インターフェイスのタイミング
位相遅延推奨位相遅延選択された位相遅延
最小値4.4 ns10.0 ns
最大値16.7 ns
MCU での最小セットアップ時間15.6 ns
MCU でのセ最大ットアップ時間33.3 ns
MCU での最小ホールド時間16.7 ns
MCU での最大ホールド時間34.4 ns