TMS320F28379D では、内部のテキサス・インスツルメンツ SDFM ソフトウェア プロジェクトを実行しており、2 つの GPIO である GPIO122 と GPIO123 を SDFM モードに設定しています。SDFM データ フィルタは、オーバーサンプリング率 64 (OSR64) で Sinc3 用に構成されます。このテストを実行するには、ePWM4 モジュールを使用してデューティ サイクル 50% の 20MHz クロック信号を生成し、AMC1306EVM の CLKIN ピンに供給します。ePWM5 モジュールは、50% のデューティ サイクルと 30ns の位相シフトで、フェーズ ロックされた 20MHz クロック信号を出力するように設定されています。この信号は SD1_C1 (GPIO123) に供給されます。AMC1306EVM の DOUT データ ビットストリームは立ち上がりクロック エッジでのみ変化するため、AMC1306 データシートのセクション 7.11「スイッチング特性」に記載されているように、クロック サイクルごとに 1 回であることに注意してください。

図 4-3 に、オシロスコープ測定とインターフェイス図を示します。AMC1306EVM の CLKIN ピンに入力されるクロック信号は、チャネル 3 の緑色の波形で表現されています。AMC1306EVM から出力されるデータ信号は、チャネル 2 の赤色で示した SD1_D1 (GPIO122) 信号です。SD1_C1 (GPIO123) に入力される位相シフトされたクロック信号は、チャネル 1 で測定された青色の波形です。SDFM モジュールは、位相シフトされたクロック信号 SD1_C1 (GPIO123) の立ち上がりエッジに対してデータ信号をサンプリングするため、セットアップ時間は約 18ns、ホールド時間は約 24ns になります。これにより、SDFM 認定 GPIO (3 サンプル) モード 0 の最小 10ns の TMS320F28379D のセットアップおよびホールド タイミングが満たされます。さらに、この設計は、システムの伝搬遅延の変化 (正または負) を許容できるように、最適なマージンを提供します。

図 4-4 に、Sitara AM243x LaunchPad を使用して実行した同様のテストの測定結果を示します。結論として、ソフトウェアで構成可能な位相遅延を持つ追加のクロック信号を使用したクロック信号の補償は、MCU のセットアップおよびホールドのタイミング要件を満たすことが認められた方法です。この方法は位相シフトの値を構成できる上に、位相シフトしたクロック信号実装のために GPIO ピンを追加するだけでよいので、広い範囲の MCU で使用でき、最高の自由度を提供します。