5 결론

클록 에지 지연 보상은 모듈레이터 클록 주파수를 줄일 필요 없이 절연 델타-시그마 모듈레이터와 MCU 디지털 인터페이스를 통해 설정 및 홀드 시간 요구 사항을 충족하는 데 도움이 됩니다. 따라서 시스템이 최대 성능으로 작동할 수 있습니다.

클록 에지 지연 보상은 다음과 같은 여러 방법을 통해 구현할 수 있습니다.

• 소프트웨어 구성 가능 위상 지연을 사용한 추가 클록 신호
• 하드웨어 구성 가능 위상 지연을 사용한 클록 신호
• 클록 반환
• MCU의 클록 반전

소프트웨어 구성 가능 위상 지연 및 MCU의 클록 반전을 사용한 추가 클록 신호와 같은 보상 방법은 가장 일반적으로 사용되는 절연 델타-시그마 모듈레이터 변형에 대해 자세히 분석하고 AMC1306EVM 평가 모듈 및 C2000 TMS320F28379D Launchpad와 MCU로 선택한 Sitara AM243x Launchpad를 사용하여 검증했습니다. 테스트 결과는 CMOS 인터페이스와 SDFM을 사용한 MCU와 PRU를 사용할 때 SDFM이 없는 Sitara MCU의 경우 모두에 적용됩니다.

표 5-1에는 각 클록 신호 보상 방법의 장점과 단점이 나와 있습니다. 다음 약어 SW 위상 지연 및 HW 위상 지연은 소프트웨어 구성 가능 위상 지연과 하드웨어 구성 가능 위상 지연을 사용한 보상에 사용됩니다.

클록 소스가 외부인지 내부인지, 그리고 CMOS 또는 LVDS 인터페이스에 따라 달라지는 델타-시그마 모듈레이터 유형에 따라, 특정 클록 신호 보상 방법이 다른 방법보다 더 나을 수 있습니다. 표 5-2은 일반적으로 사용되는 각 델타-시그마 모듈레이터 유형에 제안되는 보상 방법을 비교한 것입니다.

외부 클록이 필요한 모듈레이터의 경우, 클록 사이클의 고정된 절반이 요구 사항을 충족하면 소프트웨어 구성 가능 위상 지연을 사용한 클록 신호 보상이 최상의 성능을 발휘하고, 그 다음이 MCU에서 클록 반전입니다. 이러한 두 클록 신호 보상 방법 모두 MCU의 설정 및 홀드 타이밍 요구 사항을 충족하는 데 도움이 됩니다. 특히 높은 모듈레이터 클록 주파수에서 더 그렇습니다. 다음 계산 툴을 사용하여 델타-시그마 모듈레이터 AMC1306M25 및 AMC1305L25를 사용할 때 MCU의 설정 및 유지 타이밍 요구 사항을 검증할 수 있습니다.