ADC 中的雜訊可能會在精確的電壓量測中造成誤差。您必須考量訊號鏈中來自內部及外部來源雜訊的整體影響。總雜訊通常結合了 ADC 熱雜訊、ADC 量化雜訊、放大器雜訊、電壓參考雜訊及電源雜訊。

方程式 1 描述了 ADC 輸入端 (全刻度電壓下) 量測感測器時的總參考雜訊，如圖 1 所示。主要的設計挑戰是將所有雜訊來源最佳化，以實現應用所需的雜訊目標。在方程式 1 中，ADC 的電源抑制比 (PSRR) 降低了電源雜訊，繪製為 1MHz：

由於存在不相關的雜訊來源，因此總雜訊為所有雜訊來源的平方根，這非常有利於最大的雜訊來源。其中一個有雜訊的元件會嚴重扭曲量測結果。例如，如果電壓參考比 ADC 和電源產生更大的雜訊，則降低電壓參考上的雜訊將是降低系統雜訊的最佳方法，如圖 2 和圖 3 所示。此外，ADC 雜訊類型會因解析度而異：量化雜訊對 16 位元 ADC 而言相當重要，但對 24 位元 ADC 而言則可忽略。

電源雜訊是隨機的，出現在所有半導體功率元件和電源拓撲中。本白皮書的重點在低於 100kHz 的訊號，因為高於此頻率的訊號通常可歸因於切換漣波或電磁干擾 (EMI)。您也可以將雜訊進一步區分為低頻雜訊 (0.1Hz 至 10Hz) 和高頻雜訊 (100Hz 至 100kHz)，它們各自有不同的要求和設計挑戰，如圖 4 中所示。

低頻雜訊通常指定為 0.1Hz 至 10Hz 之間的峰值對峰值雜訊，這是由半導體元件結合其矽晶特性與設計架構所自然產生。當以高解析度放大電壓軌時，這種低頻雜訊通常在示波器中可見，如圖 5 中所示，通常是精密直流量測中出現誤差的原因。低頻雜訊被視為關鍵規格的 ADC 應用包括電池量測、能源量測、地震量測，甚至是半導體測試量測。

另一種是高頻雜訊，其頻率範圍為 100Hz 至 100kHz，可能包括白雜訊、切換雜訊和時脈抖動，如圖 6 中所示。高頻雜訊源也可能來自環境，透過 EMI 耦合。例如，ADC 可能會因電源雜訊而出現錯誤。來自相同雜訊電源的 EMI 可能會導致時脈抖動增加，如果抖動過多，則會降低訊噪比性能。

減少數位電路中由時脈頻率上升所引起的高頻雜訊變得越來越重要，因為數位電路更容易受到抖動影響。高頻雜訊被視為關鍵規格的 ADC 應用包括電力線品質監控器、數位訊號處理應用和射頻 (RF) 通訊設備。

降低雜訊的其中一種方式是增加系統功率，但系統通常有功率預算，因此必須在有限的功率下最大限度地提高雜訊性能。TI 的低雜訊電壓參考產品組合包括 REF33、REF34 和 REF35 系列等低功耗選項，這些選項以高精密度突破了低功耗 ADC 的功耗和雜訊界限。較低的靜態電流 (I_Q) 電壓參考有利於功率預算有限的便攜式或邊緣應用，例如兩線制發射器。

高效率能隙電路和輸出緩衝器的創新改善了電壓參考的功率雜訊比。REF33、REF34 和 REF35 是 TI 低雜訊和低功耗電壓參考產品組合中的主要元件。圖 7 比較了它們的雜訊和功耗，並標示了 REF35 的創新。

低雜訊的一個常見應用是可攜式醫療設備，例如可攜式心電圖機。ADS124S08 系列 24 位元 ADC 的功耗低至 280μA，可最大限度地降低功率預算有限的現場儀器和邊緣設備的功耗。表 1 將 REF35 與內部 ADS124S08 電壓參考進行了比較，並突顯了 I_Q 帶來的準確度提升。REF35 的低雜訊和高準確度可改善量化和增益誤差，同時降低系統功率。彈性電壓參考電壓的優勢在於可進一步進行最佳化，使 ADS124S08 的全刻度範圍最大化。

REF35 還與 ADS127L11 搭配使用，後者是一款專注於低功耗直流精密度的 ADC。與 REF34 相比，REF35 的電源電流減少到只有十分之一，這使其在低速模式下能與 ADS127L11 更好地搭配。這種搭配使 ADS127L11 能夠在需要高精度的電源品質分析儀系統或需要低功耗的機器振動系統中實現準確度，以平衡解決方案尺寸、解析度與頻寬。

目前有許多類型的電壓參考都可提供超低雜訊電壓位準。然而，埋入式稽納電壓參考的雜訊特別地低，因此能脫穎而出。埋入式稽納電壓參考通常不需要增益來產生輸出電壓，因此可減少雜訊。埋入式稽納電壓參考常用於為高精密度系統提供「黃金級」電壓位準。電壓參考用於校準或與超精密資料轉換器 (如 DAC11001B) 配合使用，如 圖 8 中所示。

在使用埋入式稽納裝置進行校準時，有三個重要參數需要考量：溫度漂移、長期漂移和雜訊。在校準期間，系統資料轉換器會使用由埋入式稽納電壓參考 (如 REF80) 提供的穩定和低雜訊電壓來確定 ADC 或 DAC 的增益和偏移誤差。REF80 具有超低的 0.16ppm_p-p 雜訊規格。為了準確校準，電壓位準不能隨時間或溫度而變化，並且提供的值必須是低雜訊，以確保在校準期間觀察到的誤差能夠得到有效補償。

當 REF80 與 DAC11001B 一起使用時，必須對其進行緩衝以獲得良好的動態性能。這些緩衝器會為參考電路增加更多雜訊，進而增加整個訊號鏈的雜訊。因此，必須使用低雜訊運算放大器來維持低雜訊。OPA828 是一款低雜訊運算放大器，在 1kHz 時具有 4nV/√Hz 雜訊，常用於參考緩衝器電路。

為確保 REF80 的雜訊大部分僅來自電壓參考，使用低雜訊低壓差 (LDO) 為 REF80 供電也十分重要。REF80 的獨特之處在於其具有內部加熱器。無論周圍環境如何，此加熱器都能使晶粒保持在恆定的溫度。此加熱器可達到 REF80 的低漂移規格。加熱器和參考電源彼此獨立。因此，加熱器 (HEATP) 和 VDD (汲極電源) 都需要電源供應器。REF80 針腳配置如 圖 9 所示。

REF80 的加熱器在啟動時通常消耗高達 335mA 的電流，穩定至 18mA 至 75mA，而 VDD 通常只需要 15mA 的靜態電流。此外，REF80 (REF_Z) 電壓輸出上的雜訊取決於埋入式稽納電路，而不是加熱器。REF80 的架構會使得只有埋入式稽納參考對輸出雜訊產生重大影響，而加熱器的影響最小。圖 10 顯示簡化的原理圖。

因此，為了盡可能降低雜訊，為埋入式稽納參考供電的 VDD 針腳必須使用低雜訊 LDO 來供電。在 REF80 評估模組 REF8EVM 中，VDD 會使用寬輸入電壓、超低雜訊 LDO TPS7A49。對於加熱器，則會使用電流輸出較高，但雜訊也較高的 LM317。圖 11 展示了 REF8EVM 電源配置的原理圖。

您也可選擇將一個 LDO 同時用於 VDD 和加熱器。如果需要，另一個不錯的選擇是 TPSA4701，其具有超低雜訊和更高的輸出電流能力，可同時為 VDD 和 HEATP 供電。

為了實現最高精確度的技術和應用，埋入式稽納電壓參考是值得考慮的最佳選擇之一。當訊號鏈和校準雜訊是主要考量時，埋入式稽納裝置 (如 REF80) 的低漂移和低雜訊便極為重要。

高解析度 ADC 對電壓參考雜訊更為敏感，由於它們直接連接資料轉換電路，所以會直接影響電壓量測。超低雜訊電壓參考有助於高解析度 ADC 充分發揮其解析度潛力。REF70 具有超低的 1/f 雜訊，可與需要超低雜訊的產品 (例如高解析度 ADC) 或多通道類比前端 (例如 AFE2256) 連接。在電壓參考的輸出端增加低通濾波器可降低寬頻雜訊，從而降低系統雜訊，如圖 12 所示。

在設計低通濾波器時，務必確保輸出阻抗不會降低 AC 性能。這可能發生在電阻電容低通濾波器中，其中較大的串聯電阻會影響由輸出電流波動引起的負載瞬變。選擇低於 10Hz 的低通濾波器頻寬截止頻率以限制寬頻雜訊的影響。

為時脈、資料轉換器或放大器供電的傳統設定是使用 DC/DC 轉換器 (或模組)，後面是 LDO，接著是鐵氧體磁珠濾波器，如圖 13 中所示。此設計方法可最大限度地減少電源的雜訊與漣波，且在大約 2 A 以下負載電流能夠正常運作。但隨著負載增加，LDO 中的功率損耗會帶來效率與熱管理方面的問題。例如，在典型的類比前端應用中，後穩壓 LDO 可能會增加 1.5W 的功率損耗。

在典型的電源架構中，LDO 的優勢在於提供精確的電壓軌，同時以高 PSRR 減少高頻雜訊區域中的切換雜訊。使用 LDO 的代價是發熱量和功耗的增加。若想在控制功率損耗時確保低雜訊，一種有效的方法是從設計中完全消除 LDO，並使用低雜訊 DC/DC 降壓轉換器或模組，如圖 14 中所示。這種無 LDO 設計可降低功率損耗並改善散熱性能，同時實現低雜訊。

TPS62912 和 TPS62913 系列低雜訊降壓轉換器以及 TPSM82912 和 TPSM82913 模組實現了一個用於連接電容器的降噪/緩啟動針腳，使用整合式 R_f 和外部連接的 C_NR/SS 形成低通電阻-電容器濾波器，如圖 15 所示。此實作形式本質上模擬了 LDO 中能隙低通濾波器的行為，並可讓輸出電壓漣波低於 10μV_RMS。TPS62913 還可利用 2.2MHz 切換頻率和可選的第二級鐵氧體磁珠電感電容濾波器，在高頻區域實現低本底雜訊，而不會出現典型的切換雜訊。

ADC12DJ5200RF 是一款 RF 取樣 ADC，可在 DC 至 10GHz 範圍內取樣，功耗為 4W。PSRR 可衰減任何電源漣波和雜訊，但任何殘餘紋波和雜訊都會出現在 ADC 輸出頻譜上，因而造成誤差。ADC12DJ5200RF 對類比電壓軌的電源需求更敏感，因此需要低雜訊。將 TPS62912 用於低雜訊和高功率類比電源軌可實現簡化且高效的電源架構，而且與 DC/DC 加 LDO 組合相比，可將功率損耗降至最低。

LDO 最大的固有雜訊來源為其內部電壓參考。為了減少雜訊並提升整體系統性能，TI 產品組合中的各種 LDO 都整合了 NR 針腳的降噪功能。將電容器 (C_NR/SS) 連接到 NR 針腳上可建立在 V_REF 節點具有內阻的電阻電容濾波器，如圖 16 中所示。

較新的 LDO 採用高準確度、高精密度和低雜訊電流來源，後接誤差放大器。實作單一增益配置還可確保在整個輸出範圍中保持低雜訊。TPS7A94 就是此類高準確度低雜訊 LDO 一個很好的例子，它可以在 10Hz 至 100kHz 頻寬範圍內實現 0.46μV_RMS。圖 17 顯示了輸出雜訊密度以及將 C_NR/SS 從 1 µF 增加至 10 µF 的影響。

TPS7A94 擁有的功能組合代表了新一代低雜訊 LDO，可實現優異的電壓準確度與超低雜訊，這在 TPS7A94 是高解析度訊號鏈的主要電源時十分重要，因為高解析度 ADC 對雜訊更為敏感。在圖 18 所示的典型應用中，TPS7A94 是 ADC、運算放大器、時鐘和外部電壓參考的主電源，這些都是高性能元件。此訊號鏈的目標是透過使用 TPH210 和 REF70 具有低 1/f 雜訊的超低輸入電流雜訊，將 ADS127L11 的總諧波失真、訊號雜訊比和增益誤差降至最低。TPS7A94 的低雜訊及高 PSRR 提供了一條乾淨的電源線，可限制可能耦合到 TPS210、ADC127L11 和 REF70 主動電路並降低性能的任何雜訊。