定義電源架構中的雜訊和精密度

電源雜訊是隨機的，出現在所有半導體功率元件和電源拓撲中。本白皮書的重點在低於 100kHz 的訊號，因為高於此頻率的訊號通常可歸因於切換漣波或電磁干擾 (EMI)。您也可以將雜訊進一步區分為低頻雜訊 (0.1Hz 至 10Hz) 和高頻雜訊 (100Hz 至 100kHz)，它們各自有不同的要求和設計挑戰，如圖 4 中所示。

低頻雜訊通常指定為 0.1Hz 至 10Hz 之間的峰值對峰值雜訊，這是由半導體元件結合其矽晶特性與設計架構所自然產生。當以高解析度放大電壓軌時，這種低頻雜訊通常在示波器中可見，如圖 5 中所示，通常是精密直流量測中出現誤差的原因。低頻雜訊被視為關鍵規格的 ADC 應用包括電池量測、能源量測、地震量測，甚至是半導體測試量測。

另一種是高頻雜訊，其頻率範圍為 100Hz 至 100kHz，可能包括白雜訊、切換雜訊和時脈抖動，如圖 6 中所示。高頻雜訊源也可能來自環境，透過 EMI 耦合。例如，ADC 可能會因電源雜訊而出現錯誤。來自相同雜訊電源的 EMI 可能會導致時脈抖動增加，如果抖動過多，則會降低訊噪比性能。

減少數位電路中由時脈頻率上升所引起的高頻雜訊變得越來越重要，因為數位電路更容易受到抖動影響。高頻雜訊被視為關鍵規格的 ADC 應用包括電力線品質監控器、數位訊號處理應用和射頻 (RF) 通訊設備。