データシート
CD4016B
- 20V のデジタルまたは ± 10V のピーク ツー ピーク スイッチング
- 15V 動作で 280Ω (標準値) のオン抵抗
- 15V の信号入力範囲にわたってスイッチのオン抵抗の変動が 10Ω (標準値) 以下
- 高いオン / オフ出力電圧比:f is = 10kHz、RL = 10kΩ のとき 65dB (標準値)
- 高度な線形性:f is = 1kHz、V is = 5Vp-p、V DD − V SS ⩾10V、R L = 10kΩ で歪み 0.5% 未満 (標準値)
- オフ状態のスイッチ リークが非常に小さいため、非常に低いオフセット電流と高い実効オフ状態抵抗を実現:標準値 100pA V DD − V SS = 18V、T A= 25℃
- 非常に高い制御入力インピーダンス (制御回路を信号回路から絶縁):10 12Ω (標準値)
- スイッチ間の低いクロストーク:f is= 0.9MHz、R L = 1kΩ で -50dB (標準値)
- 制御入力容量と信号出力容量の照合:出力信号の過渡を低減
- スイッチ オンでの周波数応答 = 40MHz (標準値)
- 20V で静止電流を 100% テスト済み
- パッケージの温度範囲全体にわたって 18V 時に最大制御入力電流 1µA、25℃ では 18V 時に 100nA
- 5V、10V、15V のパラメータ定格
高電圧タイプ (20V 定格) のアナログまたはデジタル信号の送信または多重化に適しています。
CD4016B B シリーズ タイプは、アナログまたはデジタル信号の伝送 / 多重化を目的としたクワッド双方向スイッチです。4 つの独立した双方向スイッチにはそれぞれ 1 つの制御信号入力があり、特定のスイッチのオン / オフを問わず、p デバイスと n デバイスの両方を同時にバイアスします。
CD4016B B シリーズ タイプは、14 リードのハーメチック デュアル インライン セラミック パッケージ (F3A サフィックス)、14 リードのデュアル インライン プラスチック パッケージ (E サフィックス)、14 リードのスモール アウトライン パッケージ (M、MT、M96、NSR サフィックス)、14 リードのシン シュリンク スモール アウトライン パッケージ (PW および PWR サフィックス) で供給されます。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
10 をすべて表示 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | CD4016B タイプ CMOS クワッド双方向スイッチ データシート (Rev. E 翻訳版) | PDF | HTML | 英語版 (Rev.E) | PDF | HTML | 2024年 8月 16日 |
アプリケーション・ノート | Selecting the Correct Texas Instruments Signal Switch (Rev. E) | PDF | HTML | 2022年 6月 2日 | |||
アプリケーション・ノート | Multiplexers and Signal Switches Glossary (Rev. B) | PDF | HTML | 2021年 12月 1日 | |||
セレクション・ガイド | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
アプリケーション・ノート | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||||
セレクション・ガイド | ロジック・ガイド (Rev. AA 翻訳版) | 最新英語版 (Rev.AB) | 2014年 11月 6日 | |||
ユーザー・ガイド | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||||
アプリケーション・ノート | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||||
ユーザー・ガイド | Signal Switch Data Book (Rev. A) | 2003年 11月 14日 | ||||
アプリケーション・ノート | Understanding Buffered and Unbuffered CD4xxxB Series Device Characteristics | 2001年 12月 3日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
インターフェイス・アダプタ
LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン・リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダーへのアダプタ
EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド・ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。
ユーザー ガイド: PDF
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
PDIP (N) | 14 | Ultra Librarian |
SOIC (D) | 14 | Ultra Librarian |
SOP (NS) | 14 | Ultra Librarian |
TSSOP (PW) | 14 | Ultra Librarian |
購入と品質
記載されている情報:
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報:
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。