ADC09xJ1300-Q1 is a family of quad, dual and single channel, 9-bit, 1.3 GSPS analog-to-digital converters (ADC). Low power consumption, high sampling rate and 9-bit resolution makes the ADC09xJ1300-Q1 ideally suited for light detection and ranging (LiDAR) systems. ADC09xJ1300-Q1 is qualified for automotive applications.
Full-power input bandwidth (-3dB) of 6GHz provides flat frequency response for frequency modulated continuous wave (FMCW) LiDAR systems and provides a narrow impulse response for pulse-based systems. The full-power input bandwidth also enables direct RF sampling of up to 4GHz.
A number of clocking features are included to relax system hardware requirements, such as an internal phase-locked loop (PLL) with integrated voltage-controlled oscillator (VCO) to generate the sampling clock. Four clock outputs are provided to clock the logic and SerDes of the FPGA or ASIC. A timestamp input and output is provided for pulsed systems.
JESD204C serialized interface decreases system size by reducing the amount of printed circuit board (PCB) routing. Interface modes support from 2 to 8 lanes (dual and quad channel devices) or 1 to 4 lanes (for the single channel device), with SerDes baud-rates up to 17.16Gbps, to allow the optimal configuration for each application.
| 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | ADC09xJ1300-Q1 Quad, Dual, Single Channel, 1.3GSPS, 9-bit Analog-to-Digital Converter (ADC) with JESD204C Interface datasheet (Rev. B) | PDF | HTML | 2024/10/22 |
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC09QJ1300 평가 모듈(EVM)을 사용하면 ADC09QJ1300-Q1 디바이스를 쉽게 평가할 수 있습니다. ADC09QJ1300-Q1은 버퍼 아날로그 입력 및 온칩 PLL이 포함된 일체형 디지털 다운 컨버터를 갖춘 저전력, 9비트, 쿼드 채널, 1.3 GSPS ADC(아날로그-디지털 컨버터)로, JESD204B/C 인터페이스를 지원합니다. EVM에는 광범위한 신호 소스 및 주파수를 수용할 수 있는 변압기 결합 아날로그 입력이 있습니다.
LMK04828 JESD204B/C 클록 생성기가 EVM에 포함되어 있으며, 초저지터 (...)
TSW12QJ1600 평가 모듈(EVM)은 다양한 프런트 엔드 옵션을 갖춘 ADC12QJ1600-Q1 ADC(아날로그-디지털 컨버터)를 평가하는 데 사용됩니다. ADC12QJ1600-Q1은 4개의 아날로그 입력 채널을 사용하여 최대 1.6 GSPS(초당 기가 샘플링 속도)에서 작동할 수 있는 12비트 ADC입니다.
이 설계에는 동일한 PCB(인쇄 회로 기판)에 2개의 ADC12QJ1600-Q1 장치가 있으며, 이 장치는 다중 ADC 동기화와 결정적 지연 시간을 시연하고 다양한 프론트 엔드 옵션(AC 결합 변압기, LMH32401을 (...)
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |