LMK5C33414A
- Ultra-low jitter BAW VCO based Wireless clocks
- 42-fs typical/ 60-fs maximum RMS jitter at 491.52 MHz
- 47-fs typical/ 65-fs maximum RMS jitter at 245.76 MHz
-
Three high-performance Digital Phase Locked Loops (DPLLs) with paired Analog Phase Locked Loops (APLLs)
- Programmable DPLL loop bandwidth from 1 mHz to 4 kHz
- < 1-ppt DCO frequency adjustment step size
- Four differential or single-ended DPLL inputs
- 1-Hz (1-PPS) to 800-MHz input frequency
- Digital holdover and hitless switching
- 14 differential outputs with programmable HSDS/LVPECL, LVDS and HSCL output formats
- Up to 18 total frequency outputs when configured with 6 LVCMOS frequency outputs on OUT0_P/N, OUT1_P/N, GPIO1 and GPIO2 and 12 differential outputs
- 1-Hz (1-PPS) to 1250-MHz output frequency with programmable swing and common mode
- PCIe Gen 1 to 6 compliant
- I 2C, 3-wire SPI, or 4-wire SPI interface
- Ambient operating temperature: –40°C to 85°C
The LMK5C33414A is a high-performance network synchronizer and jitter cleaner designed to meet the stringent requirements of wireless communications and infrastructure applications.
The network synchronizer integrates three DPLLs to provide hitless switching and jitter attenuation with programmable loop bandwidth and no external loop filters, maximizing flexibility and ease of use. Each DPLL phase locks a paired APLL to a reference input.
APLL3 features ultra high performance PLL with TIs proprietary Bulk Acoustic Wave (BAW) technology and can generate 491.52-MHz output clocks with 42-fs typical / 60-fs maximum RMS jitter irrespective of the DPLL reference input frequency and jitter characteristics. APLL2 and APLL1 provide options for a second or third frequency and/or synchronization domain.
Reference validation circuitry monitors the DPLL reference clocks and performs a hitless switch between them upon detecting a switchover event. Zero-Delay Mode (ZDM) and phase cancellation may be enabled to control the phase relationship from input to outputs.
The device is fully programmable through I 2C or SPI interface. The onboard EEPROM can be used to customize system start-up clocks. The device also features factory default ROM profiles as fallback options.
기술 자료
유형 | 직함 | 날짜 | ||
---|---|---|---|---|
* | Data sheet | LMK5C33414ANetwork SynchronizerWith JED204B/JED204C and BAW VCO for Wireless Communications datasheet | PDF | HTML | 2023/12/06 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
LMK5B33414EVM — LMK5B33414 - BAW VCO가 포함된 14개 출력, DPLL 및 APLL 3개, 네트워크 싱크로나이저용 평가 모듈
LMK5B33414 평가 모듈(EVM)은 LMK5B33414 네트워크 클록 생성기 및 싱크로나이저용 기기 평가, 컴플라이언스 테스트 및 시스템 프로토타이핑 플랫폼입니다.
LMK5B33414는 3개의 APLL(아날로그 위상 동기 회로) 및 3개의 DPLL(디지털 PLL)을 프로그래머블 루프 대역폭에 결합합니다. 이 EVM에는 클록 입력, 오실레이터 입력 및 클록 출력을 위한 SMA(서브미니어처 버전 A) 커넥터가 포함되어 있어 50Ω 테스트 장비와 상호 작용합니다. 온보드 TCXO(온도 보정 크리스탈 오실레이터)를 (...)
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
---|---|---|
VQFN (RGC) | 64 | Ultra Librarian |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치