데이터 시트
SN74CBT3126
- Standard ’126-Type Pinout (D, DB, DGV, and PW Packages)
- 5- Switch Connection Between Two Ports
- TTL-Compatible Input Levels
- Latch-Up Performance Exceeds 250 mA Per JESD 17
The SN74CBT3126 quadruple FET bus switch features independent line switches. Each switch is disabled when the associated output-enable (OE) input is low.
To ensure the high-impedance state during power up or power down, OE should be tied to GND through a pullup resistor; the minimum value of the resistor is determined by the current-sourcing capability of the driver.
관심 가지실만한 유사 제품
비교 대상 장치보다 업그레이드된 기능을 지원하는 드롭인 대체품
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
26개 모두 보기 설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
인터페이스 어댑터
LEADED-ADAPTER1 — TI의 5, 8, 10, 16 및 24핀 리드 패키지의 빠른 테스트를 위한 DIP 헤더 어댑터에 대한 표면 실장
The EVM-LEADED1 board allows for quick testing and bread boarding of TI's common leaded packages. The board has footprints to convert TI's D, DBQ, DCT,DCU, DDF, DGS, DGV, and PW surface mount packages to 100mil DIP headers.
사용 설명서: PDF
패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
---|---|---|
SOIC (D) | 14 | Ultra Librarian |
SSOP (DB) | 14 | Ultra Librarian |
SSOP (DBQ) | 16 | Ultra Librarian |
TSSOP (PW) | 14 | Ultra Librarian |
VQFN (RGY) | 14 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.