홈 증폭기 연산 증폭기 (op amps) 범용 연산 증폭기
홈
증폭기
연산 증폭기 (op amps)
범용 연산 증폭기

TL082-N

활성

듀얼, 30V, 4MHz, 13V/µs 슬루율, 입력-V+, JFET-입력 연산 증폭기

지금 주문
데이터 시트

이 제품의 최신 버전이 있습니다

open-in-new 대안 비교
비교 대상 장치보다 업그레이드된 기능을 지원하는 드롭인 대체품
TL082H 활성 -40°C에서 125°C까지의 작동을 지원하는 듀얼, 40V, 5.25MHz, 4mV 오프셋 전압, 20V/µs, 입력-V+ 연산 증폭기 Wider temperature range (-40°C to 125°C), lower quiescent current (0.0937 mA), wider voltage range (4.5 V to 40 V), and improved offset voltage drift

TL082-N

활성
데이터 시트 지금 주문

제품 상세 정보

Number of channels 2 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 30 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 10 Rail-to-rail In to V+ GBW (typ) (MHz) 4 Slew rate (typ) (V/µs) 13 Vos (offset voltage at 25°C) (max) (mV) 15 Iq per channel (typ) (mA) 1.75 Vn at 1 kHz (typ) (nV√Hz) 25 Rating Catalog Operating temperature range (°C) 0 to 70 Offset drift (typ) (µV/°C) 10 Input bias current (max) (pA) 400 CMRR (typ) (dB) 100 Iout (typ) (A) 0.017 Architecture FET Input common mode headroom (to negative supply) (typ) (V) 3 Input common mode headroom (to positive supply) (typ) (V) 0 Output swing headroom (to negative supply) (typ) (V) 1.5 Output swing headroom (to positive supply) (typ) (V) -1.5
Number of channels 2 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 30 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 10 Rail-to-rail In to V+ GBW (typ) (MHz) 4 Slew rate (typ) (V/µs) 13 Vos (offset voltage at 25°C) (max) (mV) 15 Iq per channel (typ) (mA) 1.75 Vn at 1 kHz (typ) (nV√Hz) 25 Rating Catalog Operating temperature range (°C) 0 to 70 Offset drift (typ) (µV/°C) 10 Input bias current (max) (pA) 400 CMRR (typ) (dB) 100 Iout (typ) (A) 0.017 Architecture FET Input common mode headroom (to negative supply) (typ) (V) 3 Input common mode headroom (to positive supply) (typ) (V) 0 Output swing headroom (to negative supply) (typ) (V) 1.5 Output swing headroom (to positive supply) (typ) (V) -1.5
PDIP (P) 8 92.5083 mm² 9.81 x 9.43 SOIC (D) 8 29.4 mm² 4.9 x 6
  • Internally Trimmed Offset Voltage: 15 mV
  • Low Input Bias Current: 50 pA
  • Low Input Noise Voltage: 16nV/√Hz
  • Low Input Noise Current: 0.01 pA/√Hz
  • Wide Gain Bandwidth: 4 MHz
  • High Slew Rate: 13 V/μs
  • Low Supply Current: 3.6 mA
  • High Input Impedance: 1012Ω
  • Low Total Harmonic Distortion: ≤0.02%
  • Low 1/f Noise Corner: 50 Hz
  • Fast Settling Time to 0.01%: 2 μs

All trademarks are the property of their respective owners.

  • Internally Trimmed Offset Voltage: 15 mV
  • Low Input Bias Current: 50 pA
  • Low Input Noise Voltage: 16nV/√Hz
  • Low Input Noise Current: 0.01 pA/√Hz
  • Wide Gain Bandwidth: 4 MHz
  • High Slew Rate: 13 V/μs
  • Low Supply Current: 3.6 mA
  • High Input Impedance: 1012Ω
  • Low Total Harmonic Distortion: ≤0.02%
  • Low 1/f Noise Corner: 50 Hz
  • Fast Settling Time to 0.01%: 2 μs

All trademarks are the property of their respective owners.

These devices are low cost, high speed, dual JFET input operational amplifiers with an internally trimmed input offset voltage (BI-FET II technology). They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The TL082 is pin compatible with the standard LM1558 allowing designers to immediately upgrade the overall performance of existing LM1558 and most LM358 designs.

These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The devices also exhibit low noise and offset voltage drift.

These devices are low cost, high speed, dual JFET input operational amplifiers with an internally trimmed input offset voltage (BI-FET II technology). They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The TL082 is pin compatible with the standard LM1558 allowing designers to immediately upgrade the overall performance of existing LM1558 and most LM358 designs.

These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The devices also exhibit low noise and offset voltage drift.
filter 기타 범용 연산 증폭기 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치보다 업그레이드된 기능을 지원하는 드롭인 대체품
TL082 활성 듀얼, 30V, 3MHz, 13V/µs 슬루율 입력-V+, JFET-입력 연산 증폭기 This is the same device optimized for cost-sensitive applications

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
3개 모두 보기
유형 직함 날짜
* Data sheet TL082 Wide Bandwidth Dual JFET Input Operational Amplifier datasheet (Rev. C) 2013/04/02
E-book The Signal e-book: A compendium of blog posts on op amp design topics 2017/03/28
Application note AN-447 Protection Schemes for BI-FET Amplifiers and Switches 2004/05/02

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

AMP-PDK-EVM — 증폭기 성능 개발 키트 평가 모듈

증폭기 성능 개발 키트(PDK)는 일반적인 연산 증폭기(OP 앰프) 매개 변수를 테스트할 수 있는 평가 모듈(EVM) 키트입니다. 대부분의 연산 증폭기 및 콤퍼레이터와 호환됩니다. EVM 키트는 패키지 요구 사항에 맞는 여러 소켓형 부속 카드 옵션이 있는 메인 보드를 제공하여 엔지니어가 디바이스 성능을 신속하게 평가하고 확인할 수 있습니다.

AMP-PDK-EVM 키트는 다음을 포함해 가장 널리 사용되는 5개의 업계 표준 패키지를 지원합니다.

  • D(SOIC-8 및 SOIC-14)
  • PW(TSSOP-14)
  • DGK(VSSOP-8)
  • (...)
사용 설명서: PDF | HTML
View Options
평가 보드

DIP-ADAPTER-EVM — DIP 어댑터 평가 모듈

소형 표면 실장 IC(집적 회로)와 쉽고 빠르며 경제적인 방식으로 인터페이싱하는 방법을 제공하는 DIP 어댑터 평가 모듈(DIP-ADAPTER-EVM)로 연산 증폭기 프로토타이핑 및 테스트 속도를 높이세요. 제품에 포함된 Samtec 터미널 스트립을 사용하여 지원되는 연산 증폭기를 연결하거나 기존 회로에 직접 연결할 수 있습니다.

DIP 어댑터 EVM 키트는 다음을 포함해 가장 널리 사용되는 6개의 업계 표준 패키지를 지원합니다.

  • D 및 U(SOIC-8)
  • PW(TSSOP-8)
  • DGK(MSOP-8, VSSOP-8)
  • (...)
사용 설명서: PDF
TI.com에서 구매 불가
평가 보드

DUAL-DIYAMP-EVM — 듀얼 채널 범용 DIY(Do-it-Yourself) 증폭기 회로 평가 모듈

The DUAL-DIYAMP-EVM is a unique evaluation module (EVM) family that provides engineers and do it yourselfers (DIYers) with real-world amplifier circuits, enabling you to quickly evaluate design concepts and verify simulations. It is designed specifically for dual package op amps in the (...)
사용 설명서: PDF
TI.com에서 구매 불가
계산 툴

ANALOG-ENGINEER-CALC — 아날로그 엔지니어의 계산기

The Analog Engineer’s Calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting op-amp gain with feedback (...)
View Options
설계 툴

CIRCUIT060013 — T-네트워크 피드백 회로가 있는 인버팅 증폭기

이 설계는 입력 신호 VIN을 반전하고 1,000V/V 또는 60dB의 신호 게인을 적용합니다. T-피드백 네트워크가 있는 인버팅 증폭기는 R4에 대한 작은 값 없이 높은 게인이나 피드백 레지스터에 대해 매우 큰 값을 얻는 데 사용할 수 있습니다.
View Options
설계 툴

CIRCUIT060015 — 조정 가능한 레퍼런스 전압 회로

이 회로는 인버팅 및 비인버팅 증폭기를 결합하여 입력 전압의 음극부터 입력 전압까지 레퍼런스 전압을 조정할 수 있도록 합니다. 게인을 추가하여 최대 음극 레퍼런스 레벨을 높일 수 있습니다.
View Options
설계 툴

CIRCUIT060074 — 콤퍼레이터 회로를 사용한 고압측 전류 감지

이 고압측 전류 감지 솔루션은 레일 투 레일 입력 공통 모드 범위와 하나의 콤퍼레이터를 사용하여 콤퍼레이터 출력(COMP OUT)에서 부하 전류가 1A 이상으로 올라가면 COMP 출력(과전류 경고) 신호를 생성합니다. 이 구현의 OC-Alert 신호는 액티브 로우입니다. 1A 임계값을 초과하면 콤퍼레이터 출력이 낮아집니다. 이력을 구현하면 부하 전류가 0.5A(50% 감소)로 감소할 때 OC-Alert가 로직 하이 상태로 돌아갑니다. 이 회로는 디지털 로직 입력 핀 제어를 위한 출력 하이 로직 레벨을 레벨 시프트하기 위해 오픈 (...)
View Options
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
요청
시뮬레이션 툴

TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
사용 설명서: PDF
View Options
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
PDIP (P) 8 Ultra Librarian
SOIC (D) 8 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상