홈 전원 관리 멀티 채널 IC(PMIC)
홈
전원 관리
멀티 채널 IC(PMIC)

TPS51206

활성

VTTREF 버퍼 레퍼런스가 내장된 DDR2/3/3L/4용 2A 피크 싱크/소스 DDR 터미네이션 레귤레이터

지금 주문
데이터 시트

TPS51206

활성
데이터 시트 지금 주문

제품 상세 정보

Vin (min) (V) 1 Vin (max) (V) 3.5 Vout (min) (V) 0.5 Vout (max) (V) 0.9 Features S3/S5 Support Rating Catalog Operating temperature range (°C) -40 to 105 Iq (typ) (mA) 0.17 Product type DDR DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3
Vin (min) (V) 1 Vin (max) (V) 3.5 Vout (min) (V) 0.5 Vout (max) (V) 0.9 Features S3/S5 Support Rating Catalog Operating temperature range (°C) -40 to 105 Iq (typ) (mA) 0.17 Product type DDR DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3
WSON (DSQ) 10 4 mm² 2 x 2
  • Supply Input Voltage: Supports 3.3-V Rail and 5-V Rail
  • VLDOIN Input Voltage Range: VTT+0.4 V to 3.5 V
  • VTT Termination Regulator
    • Output Voltage Range: 0.5 V to 0.9 V
    • 2-A Peak Sink and Source Current
    • Requires Only 10-µF MLCC Output Capacitor
    • ±20 mV Accuracy
  • VTTREF Buffered Reference
    • VDDQ/2 ± 1% Accuracy
    • 10-mA Sink and Source Current
  • Supports High-Z in S3 and Soft-Stop in S4 and S5 with S3 and S5 Inputs
  • Overtemperature Protection
  • 10-Pin, 2 mm × 2 mm SON (DSQ) Package
  • Supply Input Voltage: Supports 3.3-V Rail and 5-V Rail
  • VLDOIN Input Voltage Range: VTT+0.4 V to 3.5 V
  • VTT Termination Regulator
    • Output Voltage Range: 0.5 V to 0.9 V
    • 2-A Peak Sink and Source Current
    • Requires Only 10-µF MLCC Output Capacitor
    • ±20 mV Accuracy
  • VTTREF Buffered Reference
    • VDDQ/2 ± 1% Accuracy
    • 10-mA Sink and Source Current
  • Supports High-Z in S3 and Soft-Stop in S4 and S5 with S3 and S5 Inputs
  • Overtemperature Protection
  • 10-Pin, 2 mm × 2 mm SON (DSQ) Package

The TPS51206 device is a sink and source double date rate (DDR) termination regulator with VTTREF buffered reference output. It is specifically designed for low-input voltage, low-cost, low-external component count systems where space is a key consideration. The device maintains fast transient response and only requires 1 × 10-µF of ceramic output capacitance. The device supports a remote sensing function and all power requirements for DDR2, DDR3 and Low-Power DDR3 (DDR3L), and DDR4 VTT bus. The VTT current capability is ±2-A peak. The device supports all of the DDR power states, putting VTT to High-Z in S3 state (suspend to RAM) and discharging VTT and VTTREF in S4 or S5 state (suspend to disk).

The TPS51206 device is available in 10-Pin, 2 mm × 2 mm SON (DSQ) PowerPAD™ package and specified from –40°C to 105°C.

The TPS51206 device is a sink and source double date rate (DDR) termination regulator with VTTREF buffered reference output. It is specifically designed for low-input voltage, low-cost, low-external component count systems where space is a key consideration. The device maintains fast transient response and only requires 1 × 10-µF of ceramic output capacitance. The device supports a remote sensing function and all power requirements for DDR2, DDR3 and Low-Power DDR3 (DDR3L), and DDR4 VTT bus. The VTT current capability is ±2-A peak. The device supports all of the DDR power states, putting VTT to High-Z in S3 state (suspend to RAM) and discharging VTT and VTTREF in S4 or S5 state (suspend to disk).

The TPS51206 device is available in 10-Pin, 2 mm × 2 mm SON (DSQ) PowerPAD™ package and specified from –40°C to 105°C.

filter 기타 멀티 채널 IC(PMIC) 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
12개 모두 보기
유형 직함 날짜
* Data sheet TPS51206 2-A Peak Sink / Source DDR Termination Regulator With VTTREF Buffered Reference for DDR2, DDR3, DDR3L, and DDR4 datasheet (Rev. E) PDF | HTML 2018/07/19
Application note Non-Isolated Point-of-Load Solutions for Tiger Lake in PC Applications (Rev. B) PDF | HTML 2021/04/29
Application note DDR VTT Power Solutions: A Competitive Analysis (Rev. A) 2020/07/09
Selection guide Power Management Guide 2018 (Rev. R) 2018/06/25
More literature Computing DDR DC-DC Power Solutions 2012/08/22
User guide TPS51206EVM-745 User's Guide 2011/08/05
Application note Pwr Ref Design f/'C6472 12-Vin Digital Pwr Controllers and LDOs 2010/04/28
Application note Power Two Xilinx(TM) LX240 Virtex-6(TM) Devices 2010/04/20
Application note Power Ref Design for TMS320C6472 5Vin DC/DC Converters (1x C6472) 2010/03/31
Application note 'C6472 12Vin Flexible Pwr Design Using DCDC Controllers and LDOs (8x C6472) 2010/03/26
Application note Power Reference Design for the 'C6472, 12V DCDC Controllers, and LDOs 2010/03/26
Application note TMS320C6472 5V Input Pwr Design, Integrated FET DC/DC Converters and Controllers 2010/03/26

설계 및 개발

전원 공급 솔루션

TPS51206을 포함하는 솔루션을 살펴보세요. TI는 칩(SoC), 프로세서, 마이크로컨트롤러, 센서 또는 FPGA(Field Programmable Gate Array)의 TI와 비TI 시스템을 위한 전원 공급 솔루션을 제공합니다.

솔루션 보기
평가 보드

TPS51206EVM-745 — VTTREF 버퍼 레퍼런스가 내장된 2A 피크 싱크/소스 DDR 터미네이션 레귤레이터

TPS51206EVM-745 평가 모듈(EVM)은 TPS51206을 평가하는 데 사용됩니다. TPS51206은 VTTREF 버퍼 레퍼런스 출력을 지원하는 싱크/소스 DDR(두 배 데이터 속도) 터미네이션 레귤레이터입니다. 공간이 중요한 경우 낮은 입력 전압, 낮은 비용, 적은 외부 부품 수가 적은 시스템을 위해 특별히 설계되었습니다. TPS51206EVM-745는 최소한의 외부 부품으로 DDR2(0.9VTT), DDR3(0.75VTT), DDR3L(0.675VTT) 및 DDR4(0.6VTT) 사양을 다루는 DDR 메모리에 적절한 (...)

사용 설명서: PDF
TI.com에서 구매 불가
시뮬레이션 모델

TPS51206 PSpice Transient Model

SLUM198.ZIP (56 KB) - PSpice Model
다운로드
시뮬레이션 모델

TPS51206 TINA-TI Transient Reference Design

SLUM249.TSC (142 KB) - TINA-TI Reference Design
다운로드
시뮬레이션 모델

TPS51206 TINA-TI Transient Spice Model

SLUM248.ZIP (42 KB) - TINA-TI Spice Model
다운로드
레퍼런스 디자인

TIDA-010011 — 보호 릴레이 프로세서 모듈을 위한 고효율 전원 공급 장치 아키텍처 레퍼런스 설계

이 레퍼런스 설계는 1A 이상의 부하 전류와 높은 효율이 필요한 애플리케이션 프로세서 모듈을 위한 여러 전압 레일을 생성하는 다양한 전력 아키텍처를 보여줍니다. 필요한 전원 공급은 백플레인에서 5V, 12V 또는 24V DC 입력을 사용하여 생성됩니다. 전원 공급은 통합 FET와 크기를 위해 인덕터가 통합된 전원 모듈을 사용하여 생성됩니다. 이 설계는 낮은 EMI가 필요한 애플리케이션을 위한 HotRod™ 패키지 유형을 갖추고 있습니다. 또한 설계 시간이 제한된 애플리케이션에 적합합니다. 추가 기능으로는 DDR 터미네이션 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

PMP21065 — 셋톱 박스를 위한 초저 대기 전력, 고효율, DC-DC 전원 공급 장치 레퍼런스 디자인

The PMP21065 Reference design operates off a typical 12V DC input to produce several common rails seen in set top boxes today. The key objectives of the design are to be low-cost, small in size and low stand-by power with high efficiency to help customers meet compliance to new regulatory (...)
Test report: PDF
회로도: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
WSON (DSQ) 10 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상