首頁 時鐘與計時 時鐘抖動清除器
首頁
時鐘與計時
時鐘抖動清除器

LMK04011

現行

適用 2VPEC/LVPEC 且具 1430 至 1570-MHz VCO:5 輸出的低雜訊抖動清除器

立即訂購
產品規格表

LMK04011

現行
產品規格表 立即訂購

產品詳細資料

Function Cascaded PLLs Number of outputs 5 RMS jitter (fs) 150 Output frequency (min) (MHz) 0.35 Output frequency (max) (MHz) 1570 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Features Integrated VCO Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Cascaded PLLs Number of outputs 5 RMS jitter (fs) 150 Output frequency (min) (MHz) 0.35 Output frequency (max) (MHz) 1570 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Features Integrated VCO Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
WQFN (RHS) 48 49 mm² 7 x 7

  • Cascaded PLLatinum PLL Architecture

  • PLL1

  • Phase detector rate of up to 40 MHz
  • Integrated Low-Noise Crystal Oscillator Circuit
  • Dual redundant input reference clock with LOS
  • PLL2

  • Normalized [1 Hz] PLL noise floor of -224 dBc/Hz
  • Phase detector rate up to 100 MHz
  • Input frequency-doubler
  • Integrated Low-Noise VCO
  • Ultra-Low RMS Jitter Performance

  • 150 fs RMS jitter (12 kHz – 20 MHz)
  • 200 fs RMS jitter (100 Hz – 20 MHz)
  • LVPECL/2VPECL, LVDS, and LVCMOS outputs
  • Support clock rates up to 1080 MHz
  • Default Clock Output (CLKout2) at power up
  • Five dedicated channel divider and delay blocks
  • Pin compatible family of clocking devices
  • Industrial Temperature Range: -40 to 85 °C
  • 3.15 V to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

    • Target Applications

  • Data Converter Clocking
  • Wireless Infrastructure
  • Networking, SONET/SDH, DSLAM
  • Medical
  • Military / Aerospace
  • Test and Measurement
  • Video
    •

  • Cascaded PLLatinum PLL Architecture

  • PLL1

  • Phase detector rate of up to 40 MHz
  • Integrated Low-Noise Crystal Oscillator Circuit
  • Dual redundant input reference clock with LOS
  • PLL2

  • Normalized [1 Hz] PLL noise floor of -224 dBc/Hz
  • Phase detector rate up to 100 MHz
  • Input frequency-doubler
  • Integrated Low-Noise VCO
  • Ultra-Low RMS Jitter Performance

  • 150 fs RMS jitter (12 kHz – 20 MHz)
  • 200 fs RMS jitter (100 Hz – 20 MHz)
  • LVPECL/2VPECL, LVDS, and LVCMOS outputs
  • Support clock rates up to 1080 MHz
  • Default Clock Output (CLKout2) at power up
  • Five dedicated channel divider and delay blocks
  • Pin compatible family of clocking devices
  • Industrial Temperature Range: -40 to 85 °C
  • 3.15 V to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

    • Target Applications

  • Data Converter Clocking
  • Wireless Infrastructure
  • Networking, SONET/SDH, DSLAM
  • Medical
  • Military / Aerospace
  • Test and Measurement
  • Video
    •

    The LMK04000 family of precision clock conditioners provides low-noise jitter cleaning, clock multiplication and distribution without the need for high-performance voltage controlled crystal oscillators (VCXO) module. Using a cascaded PLLatinum architecture combined with an external crystal and varactor diode, the LMK04000 family provides sub-200 femtosecond (fs) root mean square (RMS) jitter performance.

    The cascaded architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or use the integrated crystal oscillator with an external crystal and a varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or crystal used in PLL1.

    The LMK04000 family features dual redundant inputs, five differential outputs, and an optional default-clock upon power up. The input block is equipped with loss of signal detection and automatic or manual selection of the reference clock. Each clock output consists of a programmable divider, a phase synchronization circuit, a programmable delay, and an LVDS, LVPECL, or LVCMOS output buffer. The default startup clock is available on CLKout2 and it can be used to provide an initial clock for the field-programmable gate array (FPGA) or microcontroller that programs the jitter cleaner during the system power up sequence.

    The LMK04000 family of precision clock conditioners provides low-noise jitter cleaning, clock multiplication and distribution without the need for high-performance voltage controlled crystal oscillators (VCXO) module. Using a cascaded PLLatinum architecture combined with an external crystal and varactor diode, the LMK04000 family provides sub-200 femtosecond (fs) root mean square (RMS) jitter performance.

    The cascaded architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or use the integrated crystal oscillator with an external crystal and a varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or crystal used in PLL1.

    The LMK04000 family features dual redundant inputs, five differential outputs, and an optional default-clock upon power up. The input block is equipped with loss of signal detection and automatic or manual selection of the reference clock. Each clock output consists of a programmable divider, a phase synchronization circuit, a programmable delay, and an LVDS, LVPECL, or LVCMOS output buffer. The default startup clock is available on CLKout2 and it can be used to provide an initial clock for the field-programmable gate array (FPGA) or microcontroller that programs the jitter cleaner during the system power up sequence.

    filter 尋找其它 時鐘抖動清除器
    下載 觀看有字幕稿的影片 影片

    您可能會感興趣的類似產品

    open-in-new 比較替代產品
    功能與所比較的裝置相似
    LMK01000 現行 具 3 個 LVDS 和 5 個 LVPECL 輸出的 1.6-GHz 高性能時脈緩衝器、分頻器和分配器 LMK04808( it has additional features and better performance)

    技術文件

    star =TI 所選的此產品重要文件
    找不到結果。請清除您的搜尋條件，然後再試一次。
    檢視所有 9
    類型 標題 日期
    * Data sheet LMK04000 Family Low-Noise Clock Jitter Cleaner with Cascaded PLLs datasheet (Rev. J) 2011年 9月 19日
    User guide LMK040xx Evaluation Board User's Guide (Rev. B) 2015年 1月 8日
    Application note AN-1734 Using the LMK03000C to Clean Recovered Clocks (Rev. B) 2013年 4月 26日
    Application note AN-1821 CPRI Repeater System (Rev. A) 2013年 4月 26日
    Application note AN-1865 Frequency Synthesis and Planning for PLL Architectures (Rev. C) 2013年 4月 26日
    Application note AN-1910 LMK04000 Family Phase Noise Characterization (Rev. A) 2013年 4月 26日
    Application note AN-1939 Crystal Based Oscillator Design with the LMK04000 Family (Rev. A) 2013年 4月 26日
    Application note Phase Synchronization with Multiple Devices and Frequencies (Rev. A) 2013年 4月 26日
    Design guide Clock Conditioner Owner's Manual 2006年 11月 10日

    設計與開發

    如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

    軟體程式設計工具

    CODELOADER — CodeLoader Device Register Programming v4.19.0

    The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

    Which software do I use?

    Product

    (...)

    支援產品和硬體

    支援產品和硬體

    產品
    時鐘產生器
    LMK02000 — 具整合式 PLL 和 3 LVDS / 5 LVPECL 輸出的 1 至 800MHz 精密時脈分配器 LMK02002 — 具整合式 PLL 和 4 LVPECL 輸出的 1 至 800MHz 精密時脈分配器 LMK03000 — 1185 至 1296-MHz、800fs RMS 抖動、具整合式 VCO 的精密時脈調節器 LMK03001 — 具整合式 VCO 的 1470 至 1570-MHz、800-fs RMS 抖動精密時脈調節器 LMK03002 — 具整合式 VCO 的 1566 至 1724-MHz、800-fs RMS 抖動精密時脈調節器 LMK03033 — 具整合式 VCO 的 1843 至 2160-MHz、800-fs RMS 抖動精密時脈調節器 LMK03200 — 具整合式 VCO 的精密 0 延遲時脈調節器 LMK03806 — 含 14 輸出的超低抖動時脈產生器
    RF PLL 與合成器
    LMX2430 — 適用 RF 個人通訊的 3.0-GHz/0.8-GHz PLLatinum 雙高頻合成器 LMX2433 — 適用 RF 個人通訊的 3.6-GHz/1.7-GHz PLLatinum 雙高頻合成器 LMX2434 — 適用 RF 個人通訊的 5.0-GHz/2.5-GHz PLLatinum 低功耗雙頻率合成器 LMX2470 — 具 800 MHz 整數 N PLL 的 2.6 GHz ΔΣ 分數 N PLL LMX2485 — 適用於 RF 個人通訊的 500-MHz 至 3-GHz ΔΣ 低功耗雙 PLL LMX2485E — 適用 RF 個人通訊的 50-MHz 至 3-GHz ΔΣ 低功耗雙 PLL LMX2485Q-Q1 — 500MHz 至 3GHz 車用 ΔΣ 低功耗雙 PLL LMX2486 — 適用射頻個人通訊的 1-GHz 至 4.5-GHz ΔΣ 低功耗雙 PLL LMX2487 — 具 3.0-GHz 整數 PLL 的 1 至 6-GHz ΔΣ 低功耗雙 PLLatinum 頻率合成器 LMX2487E — 適用 RF 個人通訊的 3-GHz 至 7.5-GHz ΔΣ 低功耗雙 PLL LMX2502 — 具整合式 VCO 的頻率合成器系統 LMX2522 — 具整合式 VCO 的 PLLatinum 雙頻率合成器系統 LMX2531 — 具整合式 VCO 的高效能頻率合成器系統 LMX2541 — 具整合式 VCO 的超低雜訊 PLLatinum 頻率合成器 LMX2581 — 具整合式 VCO 的 3.76-GHz 寬頻頻率合成器
    時鐘緩衝器
    LMK01000 — 具 3 個 LVDS 和 5 個 LVPECL 輸出的 1.6-GHz 高性能時脈緩衝器、分頻器和分配器 LMK01010 — 具 8 個 LVDS輸出的 1.6-GHz 高性能時脈緩衝器、分頻器和分配器 LMK01020 — 具 8 個 LVPECL 輸出的 1.6-GHz 高性能時脈緩衝器、分頻器和分配器 LMK01801 — 雙時脈分配
    時鐘抖動清除器
    LMK04000 — 具串接 PLL 的精密時脈調節器低雜訊時脈抖動清除器 LMK04001 — 適用 LVCOMS 2VPEC/LVPEC+4 輸出且具 1430 至 1570-MHz VCO:3 輸出的低雜訊抖動清除器 LMK04002 — 適用 LVCOMS 2VPEC/LVPEC+4 輸出且具 1600 至 1750-MHz VCO:3 輸出的低雜訊抖動清除器 LMK04010 — 適用 2VPEC/LVPEC 且具 1185 至 1296-MHz VCO:5 輸出的低雜訊抖動消除器 LMK04011 — 適用 2VPEC/LVPEC 且具 1430 至 1570-MHz VCO:5 輸出的低雜訊抖動清除器 LMK04031 — 適用 2VPEC/LVPEC+LVDS+LVCOMS 且具 1430 至 1570-MHz VCO:2 輸出的低雜訊抖動清除器 LMK04033 — 適用 2VPEC/LVPEC+LVDS+LVCOMS 且具 1840 至 2160-MHz VCO:2 輸出的低雜訊抖動清除器 LMK04100 — 具串接 PLL 的精密時脈調節器時脈抖動清除器 LMK04101 — 適用 LVCOMS 2VPEC/LVPEC+4 輸出且具整合式 1430 至 1570-MHz VCO:3 輸出的抖動清除器 LMK04102 — 適用 LVCOMS 2VPEC/LVPEC+4 輸出且具整合式 1600 至 1750-MHz VCO:3 輸出的抖動清除器 LMK04110 — 適用 2VPEC/LVPEC 且具整合式 1185 至 1296-MHz VCO:5 輸出的抖動消除器 LMK04111 — 適用 2VPEC/LVPEC 且具整合式 1430 至 1570-MHz VCO:5 輸出的抖動消除器 LMK04131 — 適用 2VPEC/LVPEC+LVDS+LVCOMS 且具整合式 1430 至 1570-MHz VCO:2 輸出的抖動清除器 LMK04133 — 適用 2VPEC/LVPEC+LVDS+LVCOMS 且具整合式 1840 至 2160-MHz VCO:2 輸出的抖動清除器 LMK04208 — 具 6 個可編程輸出的超低雜訊時脈抖動清除器 LMK04228 — 具有雙迴路 PLL 的超低雜訊時鐘抖動清除器 LMK04806 — 具雙串接 PLL 和整合式 2.5 GHz VCO 的低雜訊時脈抖動清除器 LMK04808 — 具雙迴路 PLL 和整合式 2.9 GHz VCO 的低雜訊時脈抖動清除器 LMK04816 — 具雙迴路 PLL 的三輸入低雜訊時脈抖動清除器 LMK04821 — 具 JESD204B 支援的超低抖動合成器與抖動清除器 LMK04826 — 具整合式 1840 至1970-MHz VCO0 的超低雜訊 JESD204B 相容時脈抖動消除器 LMK04906 — 具 6 個可編程輸出的超低雜訊時派抖動清除器/倍頻器
    硬體開發
    開發板
    LMK00301EVAL — LMK00301 評估板 LMK01000EVAL — 1.6 GHz 低雜訊時鐘緩衝器、除法器和分配器 LMK03033CEVAL — 具有整合式 VCO 的精密時鐘調節器 (1843 - 2160 MHz) LMK03806BEVAL — LMK03806B 評估板
    下載
    支援軟體

    CLOCKDESIGNTOOL — Clock Design Tool Software

    The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

    支援產品和硬體

    支援產品和硬體

    產品
    時鐘產生器
    LMK02000 — 具整合式 PLL 和 3 LVDS / 5 LVPECL 輸出的 1 至 800MHz 精密時脈分配器 LMK02002 — 具整合式 PLL 和 4 LVPECL 輸出的 1 至 800MHz 精密時脈分配器 LMK03000 — 1185 至 1296-MHz、800fs RMS 抖動、具整合式 VCO 的精密時脈調節器 LMK03001 — 具整合式 VCO 的 1470 至 1570-MHz、800-fs RMS 抖動精密時脈調節器 LMK03002 — 具整合式 VCO 的 1566 至 1724-MHz、800-fs RMS 抖動精密時脈調節器 LMK03033 — 具整合式 VCO 的 1843 至 2160-MHz、800-fs RMS 抖動精密時脈調節器 LMK03200 — 具整合式 VCO 的精密 0 延遲時脈調節器 LMK03806 — 含 14 輸出的超低抖動時脈產生器
    RF PLL 與合成器
    LMX2430 — 適用 RF 個人通訊的 3.0-GHz/0.8-GHz PLLatinum 雙高頻合成器 LMX2433 — 適用 RF 個人通訊的 3.6-GHz/1.7-GHz PLLatinum 雙高頻合成器 LMX2434 — 適用 RF 個人通訊的 5.0-GHz/2.5-GHz PLLatinum 低功耗雙頻率合成器 LMX2485 — 適用於 RF 個人通訊的 500-MHz 至 3-GHz ΔΣ 低功耗雙 PLL LMX2485E — 適用 RF 個人通訊的 50-MHz 至 3-GHz ΔΣ 低功耗雙 PLL LMX2485Q-Q1 — 500MHz 至 3GHz 車用 ΔΣ 低功耗雙 PLL LMX2486 — 適用射頻個人通訊的 1-GHz 至 4.5-GHz ΔΣ 低功耗雙 PLL LMX2487 — 具 3.0-GHz 整數 PLL 的 1 至 6-GHz ΔΣ 低功耗雙 PLLatinum 頻率合成器 LMX2487E — 適用 RF 個人通訊的 3-GHz 至 7.5-GHz ΔΣ 低功耗雙 PLL LMX2531 — 具整合式 VCO 的高效能頻率合成器系統 LMX2541 — 具整合式 VCO 的超低雜訊 PLLatinum 頻率合成器 LMX2581 — 具整合式 VCO 的 3.76-GHz 寬頻頻率合成器
    時鐘緩衝器
    LMK00301 — 3-GHz 10 輸出差動扇出緩衝器/位準轉換器 LMK00304 — 具 4 個可配置輸出的 3.1-GHz 差動時脈緩衝器/位準轉換器 LMK00306 — 具 6 個可配置輸出的 3.1-GHz 差分時脈緩衝器/位準轉換器 LMK00308 — 具 8 個可配置輸出的 3.1-GHz 差動時脈緩衝器/位準轉換器 LMK01000 — 具 3 個 LVDS 和 5 個 LVPECL 輸出的 1.6-GHz 高性能時脈緩衝器、分頻器和分配器 LMK01010 — 具 8 個 LVDS輸出的 1.6-GHz 高性能時脈緩衝器、分頻器和分配器 LMK01020 — 具 8 個 LVPECL 輸出的 1.6-GHz 高性能時脈緩衝器、分頻器和分配器 LMK01801 — 雙時脈分配
    時鐘抖動清除器
    LMK04000 — 具串接 PLL 的精密時脈調節器低雜訊時脈抖動清除器 LMK04001 — 適用 LVCOMS 2VPEC/LVPEC+4 輸出且具 1430 至 1570-MHz VCO:3 輸出的低雜訊抖動清除器 LMK04002 — 適用 LVCOMS 2VPEC/LVPEC+4 輸出且具 1600 至 1750-MHz VCO:3 輸出的低雜訊抖動清除器 LMK04010 — 適用 2VPEC/LVPEC 且具 1185 至 1296-MHz VCO:5 輸出的低雜訊抖動消除器 LMK04011 — 適用 2VPEC/LVPEC 且具 1430 至 1570-MHz VCO:5 輸出的低雜訊抖動清除器 LMK04031 — 適用 2VPEC/LVPEC+LVDS+LVCOMS 且具 1430 至 1570-MHz VCO:2 輸出的低雜訊抖動清除器 LMK04033 — 適用 2VPEC/LVPEC+LVDS+LVCOMS 且具 1840 至 2160-MHz VCO:2 輸出的低雜訊抖動清除器 LMK04100 — 具串接 PLL 的精密時脈調節器時脈抖動清除器 LMK04101 — 適用 LVCOMS 2VPEC/LVPEC+4 輸出且具整合式 1430 至 1570-MHz VCO:3 輸出的抖動清除器 LMK04102 — 適用 LVCOMS 2VPEC/LVPEC+4 輸出且具整合式 1600 至 1750-MHz VCO:3 輸出的抖動清除器 LMK04110 — 適用 2VPEC/LVPEC 且具整合式 1185 至 1296-MHz VCO:5 輸出的抖動消除器 LMK04111 — 適用 2VPEC/LVPEC 且具整合式 1430 至 1570-MHz VCO:5 輸出的抖動消除器 LMK04131 — 適用 2VPEC/LVPEC+LVDS+LVCOMS 且具整合式 1430 至 1570-MHz VCO:2 輸出的抖動清除器 LMK04133 — 適用 2VPEC/LVPEC+LVDS+LVCOMS 且具整合式 1840 至 2160-MHz VCO:2 輸出的抖動清除器 LMK04208 — 具 6 個可編程輸出的超低雜訊時脈抖動清除器 LMK04228 — 具有雙迴路 PLL 的超低雜訊時鐘抖動清除器 LMK04806 — 具雙串接 PLL 和整合式 2.5 GHz VCO 的低雜訊時脈抖動清除器 LMK04808 — 具雙迴路 PLL 和整合式 2.9 GHz VCO 的低雜訊時脈抖動清除器 LMK04816 — 具雙迴路 PLL 的三輸入低雜訊時脈抖動清除器 LMK04826 — 具整合式 1840 至1970-MHz VCO0 的超低雜訊 JESD204B 相容時脈抖動消除器 LMK04828 — 具整合式 2370 至 2630 MHz VCO0 的超低雜訊 JESD204B 相容時脈抖動消除器。 LMK04906 — 具 6 個可編程輸出的超低雜訊時派抖動清除器/倍頻器
    下載
    設計工具

    CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體

    Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.
    立即進行設計
    模擬工具

    PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

    PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
    要求
    封裝 針腳 CAD 符號、佔位空間與 3D 模型
    WQFN (RHS) 48 Ultra Librarian
    適用 TI 的評估品項標準條款與條件。

    訂購與品質

    內含資訊：
    • RoHS
    • REACH
    • 產品標記
    • 鉛塗層/球物料
    • MSL 等級/回焊峰值
    • MTBF/FIT 估算值
    • 材料內容
    • 認證摘要
    • 進行中持續性的可靠性監測
    內含資訊：
    • 晶圓廠位置
    • 組裝地點

    支援與培訓

    內含 TI 工程師技術支援的 TI E2E™ 論壇

    以英文檢視所有論壇主題

    內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

    若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

    影片