產品詳細資料

Function Clock network synchronizer Number of outputs 16 RMS jitter (fs) 50 Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 3000 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Output type CML, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Features JESD204B Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Clock network synchronizer Number of outputs 16 RMS jitter (fs) 50 Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 3000 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Output type CML, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Features JESD204B Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
VQFN (RGC) 64 81 mm² 9 x 9
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 1
類型 標題 日期
* Data sheet LMK5C22212AS1 2-DPLL 2-APLL 2-IN 12-OUT Network Synchronizer With JESD204B/C and BAW for Wireless Communications With IEEE-1588 PTP Stack datasheet PDF | HTML 2024年 11月 21日

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

設計工具

CLOCK-PERFDATA-DESIGN Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

Configuration, raw phase noise data, noise plots, and register data for common use cases on clock generators, network synchronizers, jitter cleaners, and other clocking devices
支援產品和硬體

支援產品和硬體

產品
時脈網路同步器
LMK5B33216 具有整合式 2.5-GHz 突破性體聲波 VCO 的 16 輸出、三 DPLL 和 APLL 網路同步器 LMK5B33414 具有整合式 2.5-GHz 突破性體聲波 VCO 的 14 輸出、三 DPLL 和 APLL 網路同步器 LMK5C33414AS1 具有 BAW VCO IEEE-1588 支援的三 DPLL、三 APLL、四輸入、14 輸出網路同步器 LMK5C33414A 具有 JESD204B/C 和 BAW VCO 的三 DPLL、三 APLL、四輸入和 14 輸出網路同步器 LMK5C33216A 具有 JESD204B/C 和 BAW VCO 的三 DPLL、三 APLL、雙輸入和 16 輸出網路同步器 LMK5C33216AS1 具有 BAW VCO IEEE-1588 支援的三 DPLL、三 APLL、雙輸入、16 輸出網路同步器 LMK5C22212A 具有 BAW VCO 的三 DPLL、雙 APLL、雙輸入和 12 輸出網路同步器  LMK5C22212AS1 具有 BAW VCO 和 IEEE-1588 支援的三 DPLL、雙 APLL、雙輸入、12 輸出網路同步器
軟體
應用軟體及架構
TICSPRO-SW 德州儀器 (TI) 時鐘和合成器 (TICS) Pro 軟體
下載選項
alarm通知
設計工具

CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體

Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
封裝 針腳 CAD 符號、佔位空間與 3D 模型
VQFN (RGC) 64 Ultra Librarian

訂購與品質

內含資訊:
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊:
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片