LMK5C22212AS1

Name: LMK5C22212AS1
Brand: TI
SKU: LMK5C22212AS1
Price: 30 USD

現行

具有 BAW VCO 和 IEEE-1588 支援的三 DPLL、雙 APLL、雙輸入、12 輸出網路同步器

alarm通知

立即訂購

產品規格表

document-pdfAcrobat LMK5C22212AS1 2-DPLL 2-APLL 2-IN 12-OUT Network Synchronizer With JESD204B/C and BAW for Wireless Communications With IEEE-1588 PTP Stack datasheet (英文) PDF | HTML

產品詳細資料

Function

Clock network synchronizer

Number of outputs

RMS jitter (fs)

Output frequency (min) (MHz)

0.000000000001

Output frequency (max) (MHz)

3000

Input type

HCSL, LVCMOS, LVDS, LVPECL, XTAL

Output type

CML, LVCMOS, LVDS, LVPECL

Supply voltage (min) (V)

3.135

Supply voltage (max) (V)

3.465

Features

JESD204B

Rating

Catalog

Operating temperature range (°C)

-40 to 85

Number of input channels

Function

Clock network synchronizer

Number of outputs

RMS jitter (fs)

Output frequency (min) (MHz)

0.000000000001

Output frequency (max) (MHz)

3000

Input type

HCSL, LVCMOS, LVDS, LVPECL, XTAL

Output type

CML, LVCMOS, LVDS, LVPECL

Supply voltage (min) (V)

3.135

Supply voltage (max) (V)

3.465

Features

JESD204B

Rating

Catalog

Operating temperature range (°C)

-40 to 85

Number of input channels

VQFN (RGC)

81 mm² 9 x 9

filter

尋找其它時脈網路同步器

下載觀看有字幕稿的影片影片

技術文件

star

=TI 所選的此產品重要文件

找不到結果。請清除您的搜尋條件，然後再試一次。

檢視所有 1

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

設計工具

CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

Configuration, raw phase noise data, noise plots, and register data for common use cases on clock generators, network synchronizers, jitter cleaners, and other clocking devices

支援產品和硬體

產品

時脈網路同步器

LMK5B33216 — 具有整合式 2.5-GHz 突破性體聲波 VCO 的 16 輸出、三 DPLL 和 APLL 網路同步器

LMK5B33414 — 具有整合式 2.5-GHz 突破性體聲波 VCO 的 14 輸出、三 DPLL 和 APLL 網路同步器

LMK5C33414AS1 — 具有 BAW VCO IEEE-1588 支援的三 DPLL、三 APLL、四輸入、14 輸出網路同步器

LMK5C33414A — 具有 JESD204B/C 和 BAW VCO 的三 DPLL、三 APLL、四輸入和 14 輸出網路同步器

LMK5C33216A — 具有 JESD204B/C 和 BAW VCO 的三 DPLL、三 APLL、雙輸入和 16 輸出網路同步器

LMK5C33216AS1 — 具有 BAW VCO IEEE-1588 支援的三 DPLL、三 APLL、雙輸入、16 輸出網路同步器

LMK5B12212 — Ultra-low-jitter, 12-output, one DPLL, two APLL network synchronizer with integrated 2.5-GHz BAW VCO

LMK5C22212A — 具有 BAW VCO 的三 DPLL、雙 APLL、雙輸入和 12 輸出網路同步器

LMK5C22212AS1 — 具有 BAW VCO 和 IEEE-1588 支援的三 DPLL、雙 APLL、雙輸入、12 輸出網路同步器

軟體

應用軟體及架構

TICSPRO-SW — 德州儀器 (TI) 時鐘和合成器 (TICS) Pro 軟體

下載選項

alarm通知

設計工具

CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體

時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。

立即進行設計

模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一，涵蓋我們的類比和電源產品組合，以及特定類比行為模型，且使用無需支付費用。

PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。

在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)

要求

封裝	針腳	CAD 符號、佔位空間與 3D 模型
VQFN (RGC)	64	Ultra Librarian

適用 TI 的評估品項標準條款與條件。

訂購與品質

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。

影片系列

觀看所有影片

LMK5C22212AS1

具有 BAW VCO 和 IEEE-1588 支援的三 DPLL、雙 APLL、雙輸入、12 輸出網路同步器

LMK5C22212AS1

產品詳細資料

技術文件

設計與開發

CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

支援產品和硬體

產品

時脈網路同步器

軟體

應用軟體及架構

CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

訂購與品質

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

影片系列

影片

下載選項

CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

時脈網路同步器

文件

版本資訊

最新功能