게이트 드라이버

3상 브리지 드라이버 집적 회로(IC)를 사용하여 인버터 스테이지의 트랜지스터를 구동할 수 있습니다. 구동 강도가 낮기 때문에(<500mA) 3상 브리지 드라이버 솔루션에는 일반적으로 전류 부스터 역할을 할 추가 버퍼가 필요합니다. 이로 인해 추가 부품이 필요하게 되어 비용 증가로 이어지고, 인쇄 회로 보드(PCB) 크기가 증가하며, 이상적이지 않은 PCB 레이아웃의 기생으로 인해 전체 시스템의 EMI 위험 및 전파 지연 증가 관련 성능 저하가 발생합니다.

트랜지스터의 스위칭 손실을 최소화하고 시스템 효율성 증가를 위해 EMI를 줄일 수 있도록 그림 10과 같이 UCC27712-Q1 등 하프 브리지 게이트 드라이브를 사용하여 인버터 스테이지의 각 단계를 구동하는 것을 고려해 보십시오.

게이트 드라이버 측면에서 EMI는 게이트에서의 오버슈트와 관련이 있는 경우가 많습니다. 그림 10과 같은 하프 브리지 게이트 드라이버 접근 방식은 추가 부품 제거가 용이하고 PCB 레이아웃의 복잡성이 감소하는데, 스위치 노드를 최소 영역으로 제한하면서 트랜지스터와 매우 가깝게 드라이버를 배치할 수 있기 때문입니다. 이를 통해 EMI 문제가 감소해야 합니다. 추가로 하프 브리지 게이트 드라이버는 게이트 드라이브 전류 증폭을 위한 외부 부스트 스테이지를 필요로 하지 않는데, IC에서 대량의 소스와 싱크 전류에 달성할 수 있기 때문입니다. 하프 브리지 드라이버는 일반적으로 인터로크와 데드 타임 기능을 구현하여 동시 켜짐으로부터 출력을 방지함으로써 슛스루로부터 하프 브리지를 보호하고, 효율적인 트랜지스터 구동에 충분한 여유를 제공합니다.