KOKA016A november   2022  – march 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507 , MSPM0L1105 , MSPM0L1106 , MSPM0L1227 , MSPM0L1228 , MSPM0L1228-Q1 , MSPM0L1303 , MSPM0L1304 , MSPM0L1305 , MSPM0L1306 , MSPM0L1343 , MSPM0L1344 , MSPM0L1345 , MSPM0L1346 , MSPM0L2227 , MSPM0L2228 , MSPM0L2228-Q1

 

  1.   요약
  2.   상표
  3. 1MSPM0 포트폴리오 개요
    1. 1.1 머리말
    2. 1.2 STM32 MCU vs. MSPM0 MCU 포트폴리오 비교
  4. 2에코시스템과 마이그레이션
    1. 2.1 소프트웨어 에코시스템 비교
      1. 2.1.1 MSPM0 소프트웨어 개발 키트(MSPM0 SDK)
      2. 2.1.2 CubeIDE vs. CCS(Code Composer Studio IDE)
      3. 2.1.3 CubeMX vs. SysConfig
    2. 2.2 하드웨어 에코시스템
    3. 2.3 디버그 툴
    4. 2.4 마이그레이션 프로세스
    5. 2.5 마이그레이션 및 포팅 예제
  5. 3코어 아키텍처 비교
    1. 3.1 CPU
    2. 3.2 임베디드 메모리 비교
      1. 3.2.1 플래시 기능
      2. 3.2.2 플래시 구성
      3. 3.2.3 임베디드 SRAM
    3. 3.3 전원 켜기 및 재설정 요약 및 비교
    4. 3.4 클록 요약 및 비교
    5. 3.5 MSPM0 작동 모드 요약 및 비교
    6. 3.6 인터럽트 및 이벤트 비교
    7. 3.7 디버그 및 프로그래밍 비교
  6. 4디지털 주변 장치 비교
    1. 4.1 범용 I/O(GPIO, IOMUX)
    2. 4.2 UART(범용 비동기 리시버 트랜스미터)
    3. 4.3 SPI(직렬 주변기기 인터페이스)
    4. 4.4 I2C
    5. 4.5 타이머(TIMGx, TIMAx)
    6. 4.6 WWDT(윈도우 워치독 타이머)
    7. 4.7 실시간 클록(RTC)
  7. 5아날로그 주변 장치 비교
    1. 5.1 ADC(아날로그-디지털 컨버터)
    2. 5.2 콤퍼레이터(COMP)
    3. 5.3 DAC(디지털-아날로그 컨버터)
    4. 5.4 OPA(연산 증폭기)
    5. 5.5 VREF(전압 레퍼런스)
  8. 6개정 내역

3.2.3 임베디드 SRAM

MCU 제품군 MSPM0 및 STM32G0에서는 애플리케이션 데이터 저장 용도로 SRAM을 사용합니다.

표 3-3 SRAM 기능 비교
주요 기능 STM32G0 MSPM0
SRAM 메모리

STM32G0B1xx, G0C1xx: 144KB(SRAM 패리티 활성화된 경우 128KB)

STM32G071xx, G081xx: 36KB(SRAM 패리티 활성화된 경우 32KB)

STM32G051xx, G061xx: 18KB(SRAM 패리티 활성화된 경우 16KB)

STM32G031xx, G041xx: 8KB(SRAM 패리티 활성화된 경우 8KB)

제로 대기 상태

MSPM0Gxx: 32KB~16KB

MSPM0Lxx: 4KB~2KB

제로 대기 상태

일부 장치에는 SRAM 패리티와 ECC가 포함됩니다. 자세한 사항은 장치 데이터 시트를 참조하세요
최대 CPU 클록 주파수에서 제로 대기 상태 예

예
액세스 해석 바이트, 하프워드(16비트) 또는 풀워드(32비트)

바이트, 하프워드(16비트) 또는 풀워드(32비트)
패리티 검사 예

예

MSPM0 MCU에는 장치의 지원 대상 CPU 주파수 범위에 걸쳐 제로 대기 상태 액세스를 갖는 저전력 고성능 SRAM이 포함되어 있습니다. SRAM은 코드 외에 호출 스택, 힙 및 글로벌 데이터 같은 휘발성 정보를 저장하는 용도로 사용할 수 있습니다. SRAM 콘텐츠는 실행, 절전, 중지 및 대기 작동 모드에서 완전히 유지되지만 종료 모드에서는 삭제됩니다. 애플리케이션이 1KB 해상도로 SRAM의 하위 32KB를 동적으로 쓰기 보호할 수 있도록 쓰기 보호 메커니즘이 제공됩니다. SRAM이 32KB 미만인 장치에서는 전체 SRAM에 대해 쓰기 보고가 제공됩니다. 쓰기 보호는 CPU 또는 DMA가 의도치 않게 코드를 덮어쓰기하는 경우에 대비해 일정 수준의 보호를 제공하기 때문에 SRAM에 실행 가능한 코드를 넣을 때 유용합니다. SRAM에 코드를 삽입하면 제로 대기 상태 작동을 활성화하고 전력 소비를 줄여 필수 루프의 성능을 개선할 수 있습니다.