CD74AC251

アクティブ

3 ステート出力、8 入力マルチプレクサ

製品詳細

Technology family AC Function Digital Multiplexer Configuration 8:1 Number of channels 1 Operating temperature range (°C) -55 to 125 Rating Catalog
Technology family AC Function Digital Multiplexer Configuration 8:1 Number of channels 1 Operating temperature range (°C) -55 to 125 Rating Catalog
SOIC (D) 16 59.4 mm² 9.9 x 6
  • バッファ付き入力
  • 伝搬遅延時間 (標準値)
    • VCC = 5V、TA = 25℃、CL = 50pF で 6ns
  • MIL-STD-883、Method 3015 の 2kV を超える ESD 保護
  • SCR ラッチアップ耐性の高い CMOS プロセスと回路設計
  • 消費電力を大幅に低減した、バイポーラ FAST™/AS/S の速度
  • 伝搬遅延時間の平衡化
  • AC タイプは 1.5V~5.5V で動作し、バランスのとれたノイズ耐性を電源の 30% で実現
  • ±24mA 出力駆動電流
    • 15個の FAST™ IC にファンアウト
    • 50Ω 伝送ラインを駆動
  • バッファ付き入力
  • 伝搬遅延時間 (標準値)
    • VCC = 5V、TA = 25℃、CL = 50pF で 6ns
  • MIL-STD-883、Method 3015 の 2kV を超える ESD 保護
  • SCR ラッチアップ耐性の高い CMOS プロセスと回路設計
  • 消費電力を大幅に低減した、バイポーラ FAST™/AS/S の速度
  • 伝搬遅延時間の平衡化
  • AC タイプは 1.5V~5.5V で動作し、バランスのとれたノイズ耐性を電源の 30% で実現
  • ±24mA 出力駆動電流
    • 15個の FAST™ IC にファンアウト
    • 50Ω 伝送ラインを駆動

CD74AC251 8 入力マルチプレクサは、Harris アドバンスト CMOS ロジック テクノロジを採用しています。このマルチプレクサには、真 (Y) 出力と補数 (Y) 出力の両方に加えて、出力イネーブル (OE) 入力があります。このデバイスをイネーブルにするには、OE を Low ロジック レベルにする必要があります。OE 入力が High のとき、両方の出力がハイ インピーダンス状態になります。イネーブルのとき、データ選択入力のアドレス情報によって、どのデータ入力を Y 出力および Y 出力に転送するかが決定されます。

CD74AC251 8 入力マルチプレクサは、Harris アドバンスト CMOS ロジック テクノロジを採用しています。このマルチプレクサには、真 (Y) 出力と補数 (Y) 出力の両方に加えて、出力イネーブル (OE) 入力があります。このデバイスをイネーブルにするには、OE を Low ロジック レベルにする必要があります。OE 入力が High のとき、両方の出力がハイ インピーダンス状態になります。イネーブルのとき、データ選択入力のアドレス情報によって、どのデータ入力を Y 出力および Y 出力に転送するかが決定されます。

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
SN74HCS151 アクティブ 8 ライン入力 1 ライン出力、データ・セレクタ / マルチプレクサ Longer average propagation delay (12ns), lower average drive strength (7.8mA)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
14 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CD74AC251 8 入力マルチプレクサ、3 ステート データシート (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2024年 8月 29日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
その他の技術資料 HiRel Unitrode Power Management Brochure 2009年 7月 7日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート Designing With Logic (Rev. C) 1997年 6月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
アプリケーション・ノート Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (D) 16 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ